• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
大家还在搜
  • 基于数字锁相环4046实现汽车测速系统的设计

    ,已经成为电子设备中常用的基本部件之一。为了便于调整,降低成本和提高可靠性,目前已有多种不同性能的集成锁相环电路,主要分为模拟和数字两种。

    2021-03-31 11:59

  • 基于FPGA器件和CPU控制实现数字锁相环频率合成系统的设计

    数字锁相环频率合成器已经广泛的运用在军事和民用无线通信领域,而用CPU控制的可编程大规模数字锁相环频率合成器则是其中的关键技术。当前,可编程逻辑电路在

    2020-03-11 10:30

  • 一种新型带宽自适应全数字锁相环的设计方案

      本文针对传统锁相环所存在的锁相范围窄、环路带宽和控制参数固定、以及提高锁相速度与减小稳态误差相互制约等问题,提出了一种新型带宽自适应全数字

    2014-01-17 11:33

  • 如何在CCS6.2中调试SRF数字锁相环

    我使用的是HVACI_sensorless_2833x的例程,它是使用IQ格式写的,其实controlsuite里面大多数的例程都是用这个格式来做的,因为它有两个优势,首先运行速度快,使用于定点芯片,另一个是可移植性强。

    2023-10-29 16:44

  • 锁相环的构成和工作原理讲解

    锁相环电路,是调频电路的重要组成之一,锁相环电路的原理的认识是DDS学习的一个重点之一。

    2023-07-24 15:37

  • AD9544四通道输入、10路输出、双通道DPLL、1pps同步器和抖动清除器技术手册

    AD9544的10个时钟输出与最多四个输入基准电压源之一同步。数字锁相环(DPLL)可减少与外部基准电压源相关的时序抖动。借助数字控制环路和保持电路,即使所有参考输入都失效,也能持续产生低抖动输出信号。

    2025-04-09 17:48

  • AD9542双路DPLL、四路输入、10路输出、多服务线路卡时钟转换器和抖动清除器技术手册

    AD9542的10个时钟输出与最多四个输入基准电压源之一同步。数字锁相环(DPLL)可减少与外部基准电压源相关的时序抖动。借助数字控制环路和保持电路,即使所有参考输入都失效,也能持续产生低抖动输出信号。

    2025-04-16 10:58

  • 单芯片数字立体声子系统

    AD1859在单芯片上提供业界功能最完整的16/18位立体声数字音频播放子系统。它将串行数字输入数据转换为滤波、缓冲、低失真、增益控制的立体声模拟输出。其异步主时钟数字锁相环

    2023-02-02 16:58

  • 锁相环电路设计的解决方案 锁相环的基本构成和主要应用

    锁相环接收一个它所锁定的信号,然后可以从其内部的VCO输出这个信号。乍一看,这可能不是特别有用,但是在你完全明白它,就有可能开发出大量的锁相环应用。

    2023-07-17 09:09

  • 锁相环PLL的基础知识

    锁相环 (PLL) 电路存在于各种高频应用中,从简单的时钟清理电路到用于高性能无线电通信链路的本振 (LO),再到矢量网络分析仪 (VNA) 中的超快速开关频率合成器。本文解释了锁相环电路的一些构建模块,并参考了每种应用,以帮助指导新手和

    2022-12-23 14:03