各位好我在看模拟对话的时候，看到边带杂散和开关杂散不太明白，请问大家这其中的含义以及它将导致什么后果？谢谢大家了！！！
2019-01-09 09:29
近日通过多次测试，发现AD9912的DAC输出端杂散比较大。望帮忙分析分析 环境条件如下：1、3.3v，1.8v均为LDO电源供电；原理图参考的是官方提供的文件。2、外部1G时钟输入，旁路内部PLL
2019-03-08 15:14
前段时间做了一个关于AD9958的板子，输出频率在14MHz到22MHz，从其PDF资料上的相位噪声曲线看，15MHz在10KHz以内的杂散非常好，而实际上做出来近端几百Hz的杂散最差的只有80左右
2019-02-22 08:27
我使用ADF4351,其输出在中心频率偏移184k附近有杂散输出,通过减小环路带宽,减小充电电流等,杂散有一定的降低, 此时带来靠近中心频率出的噪声升高,通过对比不同的板卡,都存在类似的现象,环路
2018-10-12 09:24
出现一个与基带信号相关的杂散点幅度-50dBm左右，影响了射频输出的Sfdr。具体现象: 输出2.2ghz点频时，杂散点在2.6GHz 输出2.3ghz点频时，杂散在2.5ghz 输出2.4ghz点频
2023-12-04 07:39
70MHz的时候，只改变AD9912的输出，HMC833寄存器不改变。 现在遇到的问题如下： 1.在低频段（1.5GHz内）有一大片鉴相频率整数倍的杂散信号存在，杂散信号与主信号间的差距大概在
2019-02-22 12:27
我在看ADC供电部分的时候，看到边带杂散和开关杂散这两词不知道它的含义。请问下大家它们的含义以及它们将会对电路造成什么影响？ 谢谢大家了！！！！！
2024-12-31 06:32
我的参考频率为80MHz，鉴相频率为160MHz，现在杂散为80 的整数倍，是否为整数边界杂散？如何降低整数边界杂散？如何计算哪些点的整数边界杂散高？哪些点的整数边界
2024-11-11 08:02
如图，这是数据手册上说的HMC833参考为50MHz输出为5900.8Mhz时的杂散情况。图上频偏频偏为400KHz和800Khz的地方都有杂散。根据数据手册上的理论，我能理解800Khz处的杂散是整数边界杂
2018-10-09 17:57
贵公司的专家们好，我最近在做的项目使用的AD9914芯片，芯片使用3.2GHz参考时钟，DDS输出950MHz信号时150MHz,200MHz,处有-65dBc左右的杂散，300MHz处有
2018-11-13 09:35
