我可以推迟输入数据的Iserdes吗？或者我必须在V5中将IOdealy连接到Iserdes吗？
2020-04-24 09:47
本帖最后由 一只耳朵怪 于 2018-6-13 15:50 编辑 通过设置事件管理器的相关寄存器可以在PWM对里插入死区，但是死区是怎么插入的？提前Td无效？推迟Td有效？还是提前Td/2无效并推迟Td/2有效？这些差异会不会对死区效应补偿产生影响呢？
2018-06-13 05:55
电机运转产生PWM波，为防止抖动误差，现要求要在下降沿之前4us进行数据采样，求问应该怎样实现？（因为只知道可用延时函数来推迟采样时间，而在下降沿之前进行采样 就不知道该怎么办了。。）真心谢谢各位帮忙了~！
2016-02-02 00:04
~~生产的竣工、工厂的测试等都会被推迟。如果签了合同，写明交货日期，那这就惨了。所以在这方面有经验的老司机，是不是可以开始飙车一下？热烈欢迎有经验的同行分享这些管理经验。
2016-11-18 18:34
1x10^6（*4指令周期），但是即使我不把第一张力锁住。我认为这个程序是运行的，因为如果我在它工作之后做其他的事情。这是数据表：http://cDS.Loop.com／DOCS/En/DeaSeGET/2630ff.PDF。我已经试着推迟，每次需要时都打开，但是打开时我甚至不能把它关掉。请随时给我一些建议。
2020-05-05 10:07
我有兴趣在深度睡眠时使用 risc-v 协处理器通过 i2c 获取传感器读数，大概每 10 分钟左右一次。我有兴趣通过不唤醒 esp 来读取传感器来潜在地节省电量。我被推迟在基于堆栈的协处理器上执行
2023-03-02 09:03
的动态功耗相加而得。模仿电路的功耗一般由作业电压及其功用要求指针来决议，例如 100 ns 传递推迟 (Propogation Delay) 的比较器作业电流或许约为 40 微安，当答应传递推迟标准为
2023-02-17 18:04
的只是固定的延迟idelay创建一个抽头延迟线，即每个信号输入一个我销售，并推迟了自己的测试点（现在很快在观察线的线性度时去闩锁）。问题在idelays的输入上产生，导致：*错误比输出连接到输出
2020-06-02 08:33
的费用持续上升。一次失败的ASIC流片将会推迟数个月的上市时间。谁愿意承担签字的责任呢? 一些BUG通过仿真和Emulation是抓不到的。传统的验证方法认为设计的功能符合功能定义就是对的。 但功能定义到底对不对呢？唯一的办法就是建立一个真实的硬件：原型。
2019-07-11 08:19
嵌入式DSP系统传统设计流程通常由概念到算法及算法到产品两个阶段构成，通常这两个阶段互相独立且由不同设计小组完成。传统的设计流程里要用手工在两个阶段之间进行转换与衔接，这样容易出现错误而推迟产品的上市时间。本文介绍一种集成工具可以使设计与验证测试更加自动化，且具有更高效率，可减少产品缺陷。
2019-08-22 08:32
