AD9542的10个时钟输出与最多四个输入基准电压源之一同步。数字锁相环(DPLL)可减少与外部基准电压源相关的时序抖动。借助数字控制环路和保持电路,即使所有参考输入都失效,也能持续产生低抖动输出
2023-02-10 14:35 深圳市聚成恒信电子科技有限公司 企业号
相关的时序抖动。借助数字控制环路和保持电路,即使所有参考输入都失效,也能持续产生低抖动输出信号。AD9543采用48引脚LFCSP (7 mm × 7 mm)封装,
2023-02-11 09:34 深圳市聚成恒信电子科技有限公司 企业号