下行扰码的生成过程是怎样的？如何用FPGA去实现下行扰码？
2021-04-30 07:24
有谁知道扰码器和解扰码器的VHDL编程，各位大哥们教教小弟，小弟菜鸟一个，老师布置的课程设计，后天就要教了！！！{:soso_e109:}{:soso_e109:}
2012-11-24 19:23
如果一个扰码器现在做并行化，例如要求输入位宽为32位，那么本原多项式如何确定？在实现的过程中，如果想使用并行，是不是需要将同移位寄存器长一致的周期后状态机算出来呢？不很明白为什么可以实现并行化，输出不是还是一位一位的数据的吗？是不是将对应的周期数计算出结果吗？
2019-05-07 16:53
什么是串扰？互感和互容电感和电容矩阵串扰引起的噪声
2021-02-05 07:18
串扰的概念是什么？到底什么是串扰？
2021-03-05 07:54
什么是有扰射频？怎么消除有扰射频？
2021-05-25 06:51
所谓串扰，是指有害信号从一个传输线耦合到毗邻传输线的现象，噪声源（攻击信号）所在的信号网络称为动态线，***扰的信号网络称为静态线。串扰产生的过程，从电路的角度分析，是由相邻传输线之间的电场（容性）耦合和磁场（感性）
2019-08-02 08:28
串扰问题产生的机理是什么高速数字系统的串扰问题怎么解决？
2021-04-25 08:56
串扰的基本原理
2021-03-18 06:26
求扩频通信收发系统的FPGA设计程序，要求使用直序列扩频，有加扰码的部分，调制的部分，还有解调，接扩，解扰就可以啦，有相关资料（最好是程序）的给小妹些吧
2019-04-22 23:26
