明德扬FPGA01 时序约束步骤http://v.youku.com/v_show/id_XMjg3NjY2ODU0MA==.html?spm=a2hzp.8253869.0.0潘文明至简设计法系
2017-07-27 17:05
工程师专注于设计实现，明德扬精心制作了常用模板，只要你安装好明德扬提供的GVIM，就能使用这些模板了。1.时序逻辑的模板在GVIM输入“Shixu”并回车，如下图所示就能得到下面的时序逻辑的模板。2.
2017-04-26 16:08
插值滤波器设计-明德扬至简设计与应用FPGA
2019-08-16 10:34
，走出一条国产化之路，是现阶段唯一出路！对于国产替代潮所带来的变化，不管是中间贸易商还是代理商，还是终端客户，在做方案设计和国产品牌导入都是在近两年加大了力度，包括芯片、晶振等等。其中，扬兴作为国内首家
2022-07-19 11:51
1. 异步时序和亚稳态2. 三态门3. 异步时序练习14. 异步时序练习1答案5. 异步时序练习26. 异步时序练习2时序参数7. 异步时序练习2测试文件8. 异步时序练习2答案明德扬原价99元
2015-11-06 09:08
根据状态机对齐而设计，结构相当清晰，无论是设计还是调试，都非常容易，相信有一定基础的工程师，能感觉到这样设计的精简、奇妙之处，欢迎借鉴、学习。网络上亦有相当多的SDRAM实现代码，欢迎您拿来与明德扬对比，我们对自身的代码设计就是有这样的自信。
2017-08-02 17:43
VGA驱动模块设计我们先分析功能。要控制显示器，让其产生红色，也就是让FPGA控制VGA_R0~4、VGA_G0~5、VGA_B0~4、VGA_VSYNC和VGA_HSYNC信号。那么VGA驱动模块，可以定义输出信号hys表示行同步，用输出信号vys表示场同步，定义一个16位的信号lcd_rgb，其中lcd_rgb[15:11]表示VGA_R4~0，、lcd_rgb[10:5]表示VGA_G5~0，、lcd_rgb[4:0]表示VGA_B4~0。同时该模块的工作时钟为25M，同时需要一个复位信号。综上所述，我们这个模块需要五个信号，25M时钟clk，复位rst_n，场同步信号vys、行同步信号hys和RGB输出信号lcd_rgb。
2019-08-02 11:01
，走出一条国产化之路，是现阶段唯一出路！对于国产替代潮所带来的变化，不管是中间贸易商还是代理商，还是终端客户，在做方案设计和国产品牌导入都是在近两年加大了力度，包括芯片、晶振等等。其中，扬兴作为国内首家
2022-07-19 11:48
本帖最后由 明德扬吴老师 于 2017-8-2 11:45 编辑 按键消抖1功能概述按键开关是各种电子设备不可或缺的人机接口，如电脑的键盘等。实际应用中，按键开关通常为机械式弹性开关。当机械点
2017-08-02 10:38
过程要有明显的动画效果。案例补充说明本设计的VGA图像动态显示是基于FPGA实现的，采用了VerilogHDL语言编写，再加上有明德扬的至简设计法作为技术支撑，可使程序代码简洁且执行效率高。VGA显示
2017-08-02 17:47
