我试图实现应用程序noteXAPP739。我正在使用ISE 14.7。当我从XAPP739编译文件时，我得到以下错误。我在哪里可以找到这些文件以及如何实现它们？错误：无法找到核心的顶级HDL源文件
2020-04-02 09:49
，这是我的顶级电路。当我试图模拟顶级电路时，我得到了这个错误：*在网表展平期间由hpeesofsim检测到错误。* *在评估表达式`y1.X8.L2.L'时：* *表达式尚未定义。*我希望有人可以指导我
2018-10-18 17:06
作为我项目的一部分，我需要将ADC与7系列FPGA接口，我有一个SelectIO™接口向导的IP核。但是，我的整个项目都在VHDL中，IPi得到的是Verilog。请指出我如何在我的VHDL顶级模块中使用该IP核的一些示例。最好的祝福
2020-05-21 12:31
你好，我必须用PSoC程序员3.42.2和付梦妮PROP3编程ToPSoC5芯片。PSoC程序员无法编程10个芯片，7个芯片成功编程。错误按摩是“计时”。我的条件和配置如下：旅游业的发展
2019-10-17 10:24
我尝试使用xapp855作为起点。我想知道是否有一些ise项目文件可用或至少有一些vhdl顶级设计文件？谢谢， 马塞尔
2020-06-08 14:55
如何用顶级功率型运放制作耳放？
2021-06-02 06:00
你好，我正在尝试运行在Vivado上使用FFT核心IP生成的测试平台。我在文档中看到，我必须“确保演示测试平台是模拟选项中的顶级实体。”但是，我无法弄清楚如何做到这一点。 Simulation
2019-11-01 09:56
您好，我想知道LabView是否支持AWG 33522A？提前感谢您的旅游回答。 以上来自于谷歌翻译 以下为原文Hello, I would like to know if the AWG
2019-04-03 14:35
时钟，所以我使用命令“create-generate-clock”生成所需的生成时钟，并生成两个时钟。但我不知道如何在XDC中为每个时钟分配合适的fpga端口？ （输入/输出或主时钟的相同端口），我也不知道如何在顶级模块中定义每个生成的时钟（在component_inst部分中）？
2020-04-26 08:08
你好使用Xilinx的任何一个端口MIG DDR2 SDRAM控制器都是我遇到了问题我有vhdl顶级系统，其中我实例化ddr2控制器我的ddr2包装器与testcase一起工作正常（由MIG提供
2019-08-19 10:47
