• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
大家还在搜
  • 什么的代码会被编译器优化

    现在的编译器有多智能,可能你辛辛苦苦写的代码,在编译器看来就是几句废话,直接被删除掉。

    2025-01-16 16:38

  • 编译器原理到底是怎样的带你简单的了解编译器原理

    编程语言是怎样工作的 理解编译器内部原理,可以让你更高效利用它。按照编译的工作顺序,逐步深入编程语言和编译器是怎样工作的。本文有大量的链接、例代码和图表帮助你理解

    2018-12-23 17:25

  • 如何开发与位置无关的 STM32 完整工程

    最近有客户询问,能否使用 STM32CubeIDE 在编译时通过设置某个编译选项,让STM32 应用与存储位置无关。

    2022-09-15 09:59

  • 巧用编译器之编译警告

    STM32CubeIDE中,我们可以通过主动warning(甚至error)的方式来通知工程师,使得一些容易遗漏的配置得到重视。例如,在释放参考代码给客户时,希望客户注意到里面的项目名称和项目版本

    2024-08-30 11:46 撞上电子 企业号

  • 讲述增量编译方法,提高Vivado编译效率

    当RTL代码修改较少时,使用增量编译功能可以提高工程的编译速度,Incremental Compile增量编译是Vivado提供的一项高阶功能。目的旨在当设计微小的改变时,重用综合和布局布线的结果,缩短

    2019-01-22 17:27

  • 深入编程语言和编译器是怎样工作的

    理解编译器内部原理,可以让你更高效利用它。按照编译的工作顺序,逐步深入编程语言和编译器是怎样工作的。本文有大量的链接、例代码和图表帮助你理解

    2018-12-26 09:53

  • FPGA Verilog HDL语法之编译预处理

    Verilog HDL语言和C语言一也提供了编译预处理的功能。“编译预处理”是Verilog HDL编译系统的一个组成部分。Verilog HDL语言允许在程序中使用

    2025-03-27 13:30

  • 谁能缩短大容量FPGA的编译时间?增量式编译QIC!

    增量式编译(Incremental Compilation)是ALTERA为解决大容量FPGA设计编译时间太长的问题给出的一个新式工具!在本文中我们将阐述QIC在缩短编译时间方面的作用。

    2012-12-25 11:26

  • Purple Pi OH又开外挂!带你搭建编译环境及编译Android 11固件

    01介绍今天的文章主题是分享与探讨关于PurplePiOH开发板Android开发之搭建编译环境及编译Android固件。如果你是刚开始接触嵌入式Linux开发,也许你会非常疑惑?为什么同样是ARM

    2024-05-22 08:32 触觉智能 企业号

  • stm32和51编程一

    51单片机核心, 采用8bit, CISC架构, 来自INTEL。 STM32核心, 采用32bit, RISC架构, 来自ARM。 stm32和51单片机相比,代码效率高(32位包含信息量大,多数

    2017-10-10 16:24