• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
大家还在搜
  • 怎么解决解决Hold Time违例的问题呢

    在Place Design之后再去看Hold Time,如果此时Hold Time的违例比较小(比如-0.05ns),还是不需要理会的

    2023-01-11 09:05

  • 什么是Setup和Hold时间?

    什么是Setup和Hold时间? Setup和Hold时间是数字电路中一种时序要求,用于确保稳定的数据传输和正确的电路操作。 在数字电路中,数据的传输需要遵循一定的时间要求。Setup时间指的是在

    2023-11-17 14:11

  • SOCV/POCV下寄存器的hold margin问题分析

    我们都知道,在做hold time检查的时候,是需要从lib中读取reg的hold requirement time,或者说hold margin。

    2023-12-05 14:18

  • Timing收敛 – 如何消除Hold Timing违例

    通常情况下,HoldTiming是由工具自动去检查并满足的,人为可以干预的地方很少。如果你的设计在布局布线后,出现了hold timing违例的情况,那么你可以参考下本文提出的3点建议,看看能否改善

    2017-02-08 05:22

  • 建立时间和保持时间(setup time 和 hold time)

    建立时间和保持时间贯穿了整个时序分析过程。只要涉及到同步时序电路,那么必然有上升沿、下降沿采样,那么无法避免setup-time 和 hold-time这两个概念。 1. 什么是setup-time

    2017-02-08 14:48

  • Low-Cost Sample/Hold Includes

    Properly connected, a quad-SPDT analog switch and op amp (Figure 1 form a sample/hold circuit.

    2009-05-08 10:00

  • 为什么setup检查下一个沿而hold检查当前沿

    做数字电路设计的可能都见过图一所示的setup和hold时间检查,从图中可以明显看出,setup time检查下一个沿,而hold time检查同一个沿。那么这是为什么呢 ?

    2022-11-21 10:30

  • 通过解剖一个边沿触发器简要说明setup和hold产生原因

    在后仿真过程中经常会遇到关于setup和hold violation的问题,但是关于setup和hold time的产生原因和由来很多人还比较朦胧,为此本文通过解剖一个边沿触发器简要说明setup和hold产生原因。

    2023-07-04 09:32

  • setup/hold的概念

    如果你参加过IC校招面试,自然会被问到“setup/hold的概念,以及setup/hold违例怎么办?”   这时候,你肯定会立马在脑海中从打拍或者插buffer两个答案中选一个。但是在

    2022-07-25 10:09

  • VR日报:Omni VR跑步机因成本太高hold不住 艰难取消国际订单

    Omni VR跑步机因成本太高hold不住 艰难取消国际订单 Virtuix Omni是为VR游戏设计的产品,它会将人的方位、速率和里程数据全部记录下来并传输到游戏当中,在虚拟世界中做出对现实反应

    2016-12-07 10:48