ISE中的PAD TO PAD CONSTRAINT 是否是包括输入输出的pad时延之和再加上输入输出之间的组合逻辑的时延？还是只是输入输出之间的组合逻辑的时延？
2019-09-19 05:55
如图是我设计的一个电路板，里面用到了几个Pad，我希望达到的目的是pad底部的焊盘盖油（防止和要匹配的金属零件接触短路），但是需要孔不被油堵死，孔用来穿线，我这pad设置中
2017-05-03 10:24
allegro中作贴片封装到底要不要Thermal Relief pad和Anti Pad，网上有的说要，有的说不要，个人认为不需要，大牛们给个意见！！
2013-03-09 16:02
17.2中pad editor 中的options 在做flash时怎么选
2018-06-04 14:42
性和可装配性等因素。所以DFM又是并行工程中最重要的支持工具。它的关键是设计信息的工艺性分析、制造合理性评价和改进设计的建议。本文我们就将对PCB工艺中的DFM通用技术要求做简单介绍。
2021-01-26 07:17
如何在ISE 中看到PAD TO PAD 的布线情况？
2019-09-19 05:55
由于现在的设计基本上都是同步设计, 那么PAD TO PAD CONSTRAINT 在什么情况下使用？
2019-09-20 05:28
如何去区分pad和VIA？一文看懂pad和VIA的用法
2021-04-25 08:37
在IOMUXC_SW_PAD_CTL_PAD_GPIO1_IO05的描述中，它根据电压给出了不同的R0值，但没有提到哪个引脚是电压源。电压源是否取决于该引脚是用作 GPIO 还是 SD 卡上的 VSELECT？
2023-05-29 07:47
Lga封装，bottom layer 看起来全是实心的方形pad，需要和正面的芯片与器件相连，空间不足以打via。有没有什么办法可以通过设置pad的属性，使其在bottom layer 看起来没有孔
2019-07-17 13:50
