建立时间和保持时间是SOC设计中的两个重要概念。它们都与时序分析有关，是确保芯片正常工作的关键因素。
2023-08-23 09:44
静态时序分析包括建立时间分析和保持时间分析。建立时间设置不正确可以通过降低芯片工作频率解决，保持时间设置不正确芯片无法正常工作。
2022-08-22 10:38
本文主要介绍了建立时间和保持时间。
2023-06-21 14:38
信号经过传输线到达接收端之后，就牵涉到建立时间和保持时间这两个时序参数，它们表征了时钟边沿触发前后数据需要在锁存器的输入持续时间，是接收器本身的特性。简而言之，时钟边沿触发前，要求数据必须存在一段
2023-09-04 15:16
本篇仿真介绍放大器的建立时间，也称为上升时间。它是高速放大电路、或在SARADC驱动电路设计时，需要谨慎评估的参数。
2021-02-15 16:37
在时序电路设计中，建立时间/保持时间可以说是出现频率最高的几个词之一了，人们对其定义已经耳熟能详，对涉及其的计算（比如检查时序是否正确，计算最大频率等）网上也有很多。
2023-06-27 15:43
如图，建立时间和保持时间都是针对的时钟沿，如图所示，时钟沿有一个上升的过程，图中虚线与clk上升沿的交点是什么？幅值的50%？还是低电平(低于2.5V)往高电平(高于2.5V)跳转的那个点？
2018-11-29 00:20
本帖最后由 虎子哥 于 2015-3-12 21:24 编辑 建立时间(Setup Time)：是指在触发器的时钟信号上升沿到来以前，数据稳定不变的时间，如果建立时间不够，数据将不能在这个时钟
2015-03-10 23:19
时延和建立时间setup在ADC电路中的区别:对于大多数 ADC 用户来说，“时延”和“建立时间”这两个术语有时可以互换。但对于 ADC 设计人员而言，他们非常清楚
2007-11-22 23:33
AN-359：运算放大器的建立时间
2021-04-29 15:28
