modelsim仿真verilog代码 发现结果不符合逻辑代码里面两个信号相与结果出来的信号竟然是不定态这是什么原因？试了好几次都没找到原因代码和仿真结果如下：
2014-05-01 15:19
modelsim仿真verilog代码 发现结果不符合逻辑代码里面两个信号相与结果出来的信号竟然是不定态这是什么原因？试了好几次都没找到原因代码和仿真结果如下：
2014-05-01 15:07
以下是我设计的一个单电源同相放大器，放大倍数为：25倍，但是带宽只有 8KHZ， 跟数据表给出的参考 带宽不符合，请问大神有什么解决的办法。附件111.PNG45.0 KB
2018-08-02 08:11
蜂鸟e203的system文件修改后出现时序不符合要求的问题，但是仿真和上板能正常跑通。 有没有大佬知道什么问题，错误如下图所示。
2023-08-11 09:26
在生成IP内核时，设定的pll输入时钟是20MHz,但是生成的例化模块的.v文件里，注明的输入时钟频率是50MHz，这个为什么会出现不符合的情况呢？应该以哪个为标准？跪求大神指点（见下图）我用的是Altera Cyclone 4的EP4CE115F29C7开发板
2019-04-22 13:14
显然不符合安全标准。 那么，如标题所示，CysecureTools应该如何直接访问外部存储设备内的密钥呢？\"
2024-01-31 08:08
这是一个功放的题目，然后我用这个电路图做，结果失真有点严重，还有就是有些基本参数不符合要求，请问要怎么修改这个电路图，或者有哪些其他的方案？
2016-06-05 18:48
本帖最后由 一只耳朵怪 于 2018-6-19 09:04 编辑 想实现每次点击按钮，就采集一个数据到电子表格，但是这里滤波器报错不符合采样定理，不知道怎么解决这个问题，发上来请教各位前辈
2018-06-16 20:29
在AD8210的手册第14页中的figure41的电路中，芯片的引脚标号跟figure3引脚标号不符合，这是什么原因
2019-01-17 14:04
在DAQmx中使用创建虚拟通道后设置的最大值和最小值会影响失调清零校准VI的运行，不符合该VI期望值范围。多通道采集时无法保证每个通道都满足。程序报-201398代号错误。如何解决?求高手帮忙指导。
2016-11-16 23:31
