在某大型科技公司的招聘网站上看到招聘逻辑硬件工程师需要掌握SystemVerilog语言，感觉SystemVerilog语言是用于ASIC验证的，那么做FPGA工程师有没有必要掌握
2017-08-02 20:30
Xilinx推荐使用纯bd文件的方式来设计FPGA，这样HDL代码就会少了很多。但我们大多数的工程还是无法避免使用HDL来连接两个module。所以本文就推荐使用SystemVerilog来简化
2021-01-08 17:23
官方的一个systemverilog详解，很详细。推荐给打算往IC方面发展的朋友。QQ群374590107欢迎有志于FPGA开发，IC设计的朋友加入一起交流。一起为中国的IC加油！！！
2014-06-02 09:47
2打两拍systemverilog与VHDL编码1 本章目录1）FPGA简介2）SystemVerilog简介3）VHDL简介4）打两拍verilog编码5）打两拍VHDL编码6）结束语2
2021-07-26 06:19
学快速发展，这些趋势你了解吗？SystemVerilog + VM是目前的主流，在未来也将被大量采用，这些语言和方法学，你熟练掌握了吗？对SoC芯片设计验证感兴趣的朋友，可以关注启芯工作室推出的SoC芯片
2013-06-10 09:25
systemverilog的一些基本语法以及和verilog语言之间的区别。
2015-04-01 14:24
SystemVerilog有哪些标准？
2021-06-21 08:09
大家好，我对一个 round robin 的 systemverilog 代码有疑惑。https://www.edaplayground.com/x/2TzD代码第49和54行是怎么解析呢 ？
2017-03-14 19:16
官方的一个systemverilog详解，很详细。推荐给打算往IC方面发展的朋友。
2014-06-02 09:30
SystemVerilog 的VMM 验证方法学教程教材包含大量经典的VMM源代码，可以实际操作练习的例子，更是ic从业人员的绝佳学习资料。SystemVerilog 的VMM 验证方法学教程教材[hide][/hide]
2012-01-11 11:21
