的10CL016E144C8目前尝试办法：①选择Cyclone4的器件，调用C4的PLL IP仿真，IP可以正常仿真；②更换Modelsim SE10.5（破解版），仿真c0输出高阻；③安装Quartus17.0-stand
2017-11-05 11:59
因为我要为10个信号进行倍频所以用了PLL，但一个PLL只有3个输出，所以我用了多个PLL，但一编译就出现如下错误 Error: Input clock "clk" cannot
2014-11-16 08:34
当我使用 MCAL 配置 MCU 时钟时，调用 Mcu_GetPLlStatus （） 函数没有返回 PLL_LOCKED 信号。我发现在这个 MCU_initClock（） 函数中没有正确设置
2025-04-11 07:26
Initialize DDR speed = ****。 判断程序应该是卡死在其调用的KeyStone_PLL_init，请问该如何做，这样初始化的方法不对吗？ 程序编译通过，没有报错和警告，在0核上运行。
2018-06-21 12:38
什么是PLL? PLL有什么作用？
2021-06-18 07:03
自己 的 体验，重新 写一份 关于这个问题的 解决方法，供大家 参考。如有雷同，请原谅。步骤如下： 1、首先建立文件夹 synchronism_pll， 然后 建立 Quartus 工程，调用 PLL
2014-02-22 14:31
嗨，我在我的设计中使用了向导生成的GTP Core。我仅使用PLL0使用四个磁贴，每个磁贴都是相同的。我还使用了两个用户时钟（一个用于TX（通道速度：0.64Gbps），一个用于RX
2019-06-19 11:27
用modelsim10.0c对Cyclone4的PLL核做后仿真时，出现了这样的问题：PLL工作正常，PLL的输出脚上有波形，但是与PLL相连的触发器的时钟脚上却没有波
2012-04-11 15:26
调用了 systemclock update 函数，然后对 sdmmc 进行了初始化，看到在使能 sdmmc 时钟时， pll2 相应的时钟输出位没有被成功置 1，但同样设置 ltdc 时钟没用问题。 PLL2 的
2025-03-14 10:33
学习简单的IP核的调用和生成。设计原理: 本次的设计我们调用IP核锁相环了生成一个200M的时钟，下面我们就来学习和使用简单的IP核。设计架构图:设计流程:新建工程打开tools,然后选择:然后出现
2019-06-17 08:30
