如下图所示，PLL中，滤波器带宽和环路带宽的关系是什么？以及滤波器中att是干啥的，请指教~谢谢！
2021-06-24 06:54
HMC7044的PLL环路带宽可以用哪个工具来仿真，发现ADI的工具怎么不支持啊
2019-02-21 09:07
在使用ADF4351时，看到环路滤波器的带宽越小，相位噪声越小，但稳定时间越长。我想知道稳定时间与带宽的之间为什么会有这样的关系，具体的原理是什么，另外推荐的带宽为什么
2018-12-13 11:34
做的仍是寻找最优环路带宽。图1中，锁相环(PLL)与压控振荡器(VCO)噪声交叉处的偏移，BWJIT（约为140kHz）通过减少曲线下方的面积来优化抖动。 图1：最优抖动带宽
2018-08-29 16:02
@使用AD9858评估板中的DDS和PLL来实现YTO（或者叫YIG）的锁频，但是目前锁不住，我想有可能是环路滤波器的问题，照着网上的资料下载了ADI计算PLL参数的软件，发现里面可以选择的芯片
2018-09-28 15:05
CDR电路原理环路带宽对眼图、抖动测量的影响测试中时钟恢复方式的选择
2021-02-24 06:51
设计了一个频率源，3550MHZ, 参考10MHz,鉴相10MHz,发现相位噪声在100KHZ时只有-90度dBc左右，环路滤波带宽为PDF推荐的74KHz,满想把环路滤波调到20KHZ左右，
2018-09-06 14:21
如何去实现一种PLL环路滤波器的设计？
2021-06-25 06:20
了，最好能抑制再高些。 常用的抑制鉴相频率杂散的方法是环路滤波器的多级设计，如3级。在鉴相频率固定、3级环路滤波器固定且滤波器带宽已经10KHz不能再低的条件下，还有哪些方法可以改善上面提到的这些杂散呢
2018-11-07 09:03
电荷泵锁相环的基本原理是什么？电荷泵锁相环的噪声模型与相位噪声特性是什么？电荷泵锁相环的相位噪声与环路带宽关系是什么？
2021-06-07 06:57
