• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
大家还在搜
  • 16位8通道同步采样模数转换器SC1467替换AD7616应用于电池化成

    16位8通道同步采样模数转换器SC1467替换AD7616应用于电池化成

    2025-02-27 10:18 国芯思辰(深圳)科技有限公司 企业号

  • 存储双难以避免的4个问题

    存储双的建设方案,一定是要建立在数据库双方案基础上的,只有明确了数据库和相关应用程序的工作模式,才能做好存储双的整体选型规划,否则,对于存储双的建设来说,任何技

    2018-04-25 14:00

  • 盘点存储双技术的四大难题

    为帮助客户应对这类风险,就出现了两种双数据中心容灾解决方案-存储双和网关双。两种方案中的存储系统将互为镜像,当一个存储系统发生故障、业务自动切换到另一个存储系统中,业务均会继续运行,不受影响,且数据在故障过程中

    2017-10-27 09:51

  • 解析存储跨中心双中,数据同步逻辑错误的解决方案

    数据同步逻辑错误问题:存储层面的复制技术基本以存储块为单位进行的数据复制,假设数据块发生了逻辑错误,那么存储是无法检测到的,它会继续将坏的数据块儿同步到灾备端,如果因此数据库发生宕机,那么灾备端的数据库也同样无法正常启动。

    2017-10-27 09:43

  • 利用ADSP-BF518 实现设备时钟同步

    的工作条件并不相 如果所有设备均通过一个通信网络(例如以太网)互连,则这些设备可以通过网络交换时间消息,根据单个“主”时钟 动态调整各自的时钟。利用传统的时间同步协议—— “网络 时间协议

    2018-06-13 06:28

  • 利用半拍错位同步法消除异步电路的亚稳态

    当今的数字系统往往是围绕CPLD/ FPGA 进行设计的, 首选的方案是采用同步时序电路设计 , 也称作单时钟系统, 电路中所有触发器的时钟输入端共享同一个时钟, 每个触发器的状态变化都是在时钟的上升沿( 或下降沿) 完成的, 与时钟脉冲信号同步

    2020-04-18 12:59

  • 如何利用FPGA设计一个跨时钟域的同步策略?

    基于FPGA的数字系统设计中大都推荐采用同步时序的设计,也就是单时钟系统。但是实际的工程中,纯粹单时钟系统设计的情况很少,特别是设计模块与外围芯片的通信中,跨时钟域的情况经常不可避免。如果对跨时钟域

    2018-09-01 08:29

  • 利用深度学习对人体细胞进行结构预测

    基于这个模型科学家可以再屏幕上看到细胞生生不息的模样,甚至可以直接通过屏幕来操作细胞。

    2018-07-20 10:00

  • 银行核心系统多架构建设方案

    银行核心系统多架构是指银行在同城建立两个数据中心,以实现无缝切换,确保系统的高可用性和数据的安全性。这种架构可以实现“基本的活着”、“更好的活着”和“平等的活着”三种典型方式。

    2023-07-04 10:15

  • 如何将微流控SERS技术应用于细胞检测?

    把SERS技术与细胞微流控技术相结合,研究了不同浓度的银纳米粒子对细胞的毒性作用。

    2018-08-20 16:20