• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
  • 全部板块
    • 全部板块
大家还在搜
  • 如何用16位无符号整数乘法计算A16

    HelloIm试图编写代码来计算16位无符号整数乘法的16位的机器周期,IM使用PIC16F87 4 MHz振荡器。我知道在4 MHz时,1个机器周期需要1U。但是我不知道如何用16位无符号整数

    2019-03-27 06:47

  • FPGA中的分数乘法如何实现?

    嗨,是否有支持小数值乘法的Xilinx IP内核?谢谢&问候Preeti

    2020-05-04 12:51

  • 怎么实现ip地址与整数相互转换?

    如何将ip地址转成整数?ip地址的整数类型转成ip地址怎么实现?

    2021-11-22 06:36

  • 怎么实现32位浮点阵列乘法器的设计?

    本文介绍了32 位浮点阵列乘法器的设计, 采用了改进的Booth 编码, 和Wallace树结构, 在减少部分积的同时, 使系统具有高速度, 低功耗的特点, 并且结构规则, 易于VLSI的实现。

    2021-05-08 07:44

  • C66x的乘法单元

    Hi, 我看到文档上说C66x每个周期可以执行32个(16x16-bit)的定点乘法,或者8个单精度浮点乘法。对于单个.M单元的示例如下:   也就是说,单个.M单元每个周期可以执行16个

    2018-06-21 05:17

  • FFT的不动点乘法

    我正在用VHDL编写Radix-2 DIT FFT算法,这需要通过旋转因子(TF)对输入数据进行一些分数乘法。我用固定点算法来实现这一点,每个字都是16位长,其中1位是符号位,其余的是在整数和分数

    2019-04-15 10:20

  • 硬件乘法器是怎么实现的?

    硬件乘法器是怎么实现的

    2023-09-22 06:53

  • 如何利用PLB总线和FPGA技术对H.264整数变换量化软核实现优化设计?

    求一款基于PLB总线的H.264整数变换量化软核的设计方案?

    2021-04-08 06:46

  • 如何使用Verilog进行FPGA乘法

    我刚来这地方。对于Verilog中的FPGA乘法,在进行多重校对之前,是否需要扩展有符号数的符号位?或者,有一个库可以自动处理这部分,就像我们如何使用VHDL进行乘法一样?

    2019-11-05 09:47

  • 如何访问整数数组的索引

    亲爱的人们,我是xilinx的新手,VHDL对我来说是新的。我想访问整数数组的索引。请指导我。以下代码无效。库IEEE;使用IEEE.STD_LOGIC_1164.ALL

    2020-05-22 10:23