2014-06-20 10:30
FPGA学习资料，有兴趣的同学可以下载看看。
2016-04-07 16:33
利用 FPGA 实现大型设计时，可能需要FPGA 具有以多个时钟运行的多重数据通路，这种多时钟
2021-01-15 15:57
摘要：FPGA异步时钟设计中如何避免亚稳态的产生是一个必须考虑的问题。本文介绍了FPGA异步时钟设计
2009-04-21 16:52
本帖最后由 lee_st 于 2017-10-31 08:58 编辑 FPGA多时钟设计
2017-10-21 20:28
笔记本电脑的EMI设计策略
2009-08-16 13:39
1、IC设计中的多时钟域处理方法简析我们在ASIC或FPGA系统设计中，常常会遇到需要在多个时钟域下交互传输的问题，时序
2022-06-24 16:54
。虽然这样可以简化时序分析以及减少很多与多时钟域有关的问题，但是由于FPGA外各种系统限制，只使用一个时钟常常又不现实。FPGA时常需要在两个不同
2022-10-14 15:43
1、纯粹的单时钟同步设计纯粹的单时钟同步设计是一种奢望。大部分的ASIC设计都由多个异步时钟驱动，并且对数据信号和控制信号都需要特殊的处理，以确保设计的鲁棒性。大多数学校的课程任务都是完全同步（单
2022-04-11 17:06
跨时钟域处理是FPGA设计中经常遇到的问题，而如何处理好跨时钟域间的数据，可以说是每个FPGA初学者的必修课。如果是还是在校的学生，跨
2021-07-29 06:19
