嗨，我是学生 我尝试使用virtex5与部分重新配置教程UG702，但本教程设计为virtex6（ML605）所以我需要修复它 为virtex5创建新的综合和网表（从源代码复制.v文件并运行合成
2020-06-16 07:28
Virtex5无法正确读取XCF32P。 Impact可以编程到PROM和VIRTEX5，但是当Virtex5上电时，看起来PROM只在D0上输出串行数据，D1..D7为高电平（3.3V
2020-05-27 13:35
嗨，我想在FPGA中捕获串行ADC样本。我将ADS5281（12位，50Msps）连接到Virtex5 SX95T。ADC时钟和数据馈入Virtex5中的iDDR。如果adc时钟低至120 MHz
2020-04-17 09:26
嗨，Actuallay我正在研究Xilinx大学计划的Virtex5评估委员会，我有两个问题：第一个是，以太网应用需要与Virtex5一起使用的硬件资源是什么，换句话说，如果我应该传输基于V5
2020-06-02 06:20
你好，我正在通过平台电缆USB使用带有iMPACT的Virtex5编程公司板。我正在使用JTAG模式，“初始化链”可以识别微处理器和FPGA并提示输入bsd / bit文件。提供这些后，我可以成功
2020-06-02 10:30
你好朋友， 我已经获得了Virtex5 FPGA应用笔记XAPP856，根据图6和表3，我们不能使用DCM和BUFG驱动OSERDES来实现SFI-4.1。因为Virtex 5系列中的DCM最多可以
2020-06-10 12:48
嗨我正在回读并擦洗XC5VFX130T，当在Virtex5中清除部分配置存储器时，DONE引脚的行为是什么？保持高电平还是取消激活？不管怎么说，还是要谢谢你！handoujack。
2020-06-16 16:11
“u_fifo_generator_v9_3”。引脚名称拼写错误可能导致此问题，缺少edif或ngc文件，块名称与edif或ngc文件名之间的大小写不匹配，或者类型名称的拼写错误。目标'virtex5'不支持符号'fifo_generator_v9_3'。你能帮我解决一下这个问题吗？
2020-04-26 12:14
嗨，我正在使用virtex5，我想设置rocketIO。我红了很多文档和用户指南，但因为有太多的东西我迷路了，我不知道如何开始。感谢向导，我能够生成IP核，但是在我失去了实现IP核之后。在生成的例子
2020-06-04 11:19
你好，我正在尝试在zynq设备上实现一个设计。我已经在Virtex5设备上实现了它，它的工作非常好。但是当我更改设备时，我在放置和路由阶段得到了以下错误。我更改了UCF文件，但我不明白这个错误
2018-10-15 11:52
