本帖最后由 eehome 于 2013-1-5 10:03 编辑 基于 Verilog的USB接口模块的建模与设计
2012-12-24 21:09
ASIC芯片的建模与设计 基于VHDL或Verilog的USB接口模块的建模
2012-02-10 10:40
开关级建模是比门级建模更为低级抽象层次上的设计。在极少数情况下，设计者可能会选择使用晶体管作为设计的底层模块。随着电路设计复杂度及相关先进工具的出现，以开关为基础的数字设计慢慢步入黄昏。目前
2023-03-30 11:39
电子发烧友网站提供《基于NiosII的USB接口模块设计.doc》资料免费下载
2023-10-27 09:49
本内容提供了基于 USB接口 的指纹检测模块设计
2011-06-29 16:26
在WiFi模块中，USB充当着一个重要的角色。WiFi模块上的数据传输有两端：一端是WiFi芯片与WiFi芯片之间，通过无线射频进行数据传输；另一端则是WiFi芯片与CPU之间，通过
2020-03-27 10:09
本章描述Verilog HDL中的第三种建模方式，即行为建模方式。为充分使用Verilog HDL，一个模型可以包含所有上述三种
2016-04-25 16:09
USB设备接口IP核的设计:讨论了用Verilog硬件描述语言来实现USB设备接口IP核的方法，并进行了FPGA的验证。
2010-01-08 18:15
本章讲述Verilog HDL中的结构建模方式。结构建模方式用以下三种实例语句描述，verilog相关教程材料，有兴趣的同学可以下载学习。
2016-04-25 14:58
