FPGA验证和UVM验证在芯片设计和验证过程中都扮演着重要的角色，但它们之间存在明显的区别。
2024-03-15 15:00
的增大以及设计周期的压缩，传统验证技术已经不能再满足日益增长的验证需求，验证方法学应运而生，目前，UVM验证方法学已经成
2020-01-27 17:21
先抛开UVM，回想一下我们在平时写完程序后，是不是肯定需要灌一个激励给DUT，然后再从DUT获取结果，并跟一个参考模块进行对比，检查结果是否正确。就像下面这个图：
2024-02-27 09:08
本文介绍了从一组可重用的验证组件中构建测试平台所需的步骤。UVM促进了重用，加速了测试平台构建的过程。 首先对 测试平台
2023-06-13 09:14
大多数UVM测试平台由可重复使用的验证组件组成，除非我们正在对像MIPI-CSI这样的简单协议进行块级验证。考虑验证简单
2023-05-29 09:46
本篇是对UVM设计模式 ( 二 ) 参数化类、静态变量/方法/类、单例模式、UVM_ROOT、工厂模式、UVM_FACTORY[1]中单例模式的补充，分析静态类的使用，UVM
2023-08-06 10:38
芯片验证的工作量约占整个芯片研发的70%，已然成为缩短芯片上市时间的瓶颈。应用OVM方法学搭建SoC设计中的DMA IP验证平台，可有效提高验证效率。
2012-06-20 09:03
SystemVerilog通用验证方法（UVM）是一种生成测试和检查结果以进行功能验证的有效方法，最适合用于块级IC或FPGA或其他“小型”系统。在UVM测试台中，大多
2021-04-09 16:09
采用System Verilog语言设计了一种具有层次化结构的可重用验证平台，该平台能够产生各种随机、定向、错误测试向量，并提供功能覆盖率计算。将验证
2018-01-12 11:28
使用uvm代码生成器创建基本的uvm验证环境框架，然后丢弃代码生成器模板并扩展和维护生成出来的代码。尽管uvm代码生成器仅在项目的初始阶段使用，然后被丢弃，但仍然提高了
2023-05-14 16:51
