model）。一个简单的验证平台框图：在UVM中，引入了agent和sequence的概念，因此UVM中验证
2020-12-02 15:21
本帖最后由 IC那些事儿 于 2020-12-4 15:50 编辑 上次更新完《IC验证"UVM验证平台"组成》后本打算不再更新......但
2020-12-04 15:48
加入factory机制 上一节《IC验证"一个简单的UVM验证平台"是如何搭建的（五）》给出了一个只有driver、使用
2020-12-08 12:07
对systemverilog语言比较熟悉。uvm的特点？uvm之所以被验证工程师所青睐，是因为它有许多优点，为验证工程师提供了一个标准的
2021-01-21 16:00
在上一节中，**《IC验证"UVM验证平台加入factory机制"（六）》**虽然输出了“main_phase is called”，但是“data
2020-12-09 18:28
大家好，我是一哥，上章内容我们介绍什么是uvm？uvm的特点以及uvm为用户提供了哪些资源？ 本章内容我们来看一看一个典型的uvm
2021-01-22 15:32
大家好，我是一哥，上章一个典型的uvm验证平台应该是什么样子的？从本章开始就正式进入uvm知识的学习。先一步一步搭建一个简单的可运行的测试
2021-01-22 15:33
Systemverilog [1]和 UVM [2]为验证团队提供结构和规则。它使得在许多测试中能获得一致的结果，并可以在团队之间共享验证。许多验证团队都在使用由C代码
2020-12-15 07:38
大家好，我是一哥，上章内容我们介绍什么是uvm？uvm的特点以及uvm为用户提供了哪些资源？本章内容我们来看一看一个典型的uvm
2022-02-14 06:46
Systemverilog [1]和 UVM [2]为验证团队提供结构和规则。它使得在许多测试中能获得一致的结果，并可以在团队之间共享验证。许多验证团队都在使用由C代码
2020-12-11 07:59
