• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
  • 全部板块
    • 全部板块
大家还在搜
  • 8b/10b编解码的控制字问题

    8b/10b编码用的控制字是K28.5,但是解码时用非K28.5的控制字能把数据解码出来吗?

    2019-01-02 14:47

  • 收发向导中启用8b/10b编码的方法是什么?

    亲爱的先生,我正在使用Vivado 2015.4。我想在收发向导中使用通道绑定,但CB在手册中是灰色的。另外,我找不到在收发向导中启用8b / 10b编码

    2020-08-04 08:32

  • 浅析64B//66B编码

    作者:黄刚上文说完了8B/10B之后,我们再来说说貌似更复杂的64B/66B编码。很多人可能在想,8B/

    2019-07-19 07:35

  • 如何使用Aurora 8B / 10B建立仅传输?

    你好,我正在尝试使用Aurora 8B / 10B建立仅传输(流媒体)。现在使用Vivado 2014.4进行模拟阶段。我知道GTXE2_COMMON原语需要在设计中使用以包含一个QUAD PLL

    2020-08-14 08:49

  • 怎么禁用Aurora IP Core 8B / 10B中的时钟补偿功能?

    大家好,我使用的是Vivado 2016.4和Virtex 7 XC7VX485T FPGA。我需要知道是否有一个选项可以禁用Aurora IP Core 8B / 10B中的时钟补偿功能。我可以看到IP核心文件,但它们都是只读的。谢谢,马诺

    2020-08-18 09:43

  • Spi模式定(PYNQ-Z2)

    我現在使用pynq z2板在 SPI 標準模式下傳輸數據,在程式中板子”master”,但是我的項目需要在“slave”下使用z2板,我瀏覽了PG153 AXI Quad SPI

    2022-09-30 12:57

  • Aurora 8b/10b IP核问题

    小弟最近在调用Aurora 8b/10b IP模块时,在用modelsim功能仿真时,一切正常。 但是直接使用了例化后的example,并将Tx和Rx形成了回路下到FPGA板子上

    2015-03-09 10:58

  • 用dsPIC33F以SPI读取AD7606数据都为0

    = 0xA000; // I/O Port定,TRIS定資料流向(1:輸入 , 0:輸出)。Port

    2018-12-06 09:24

  • F2 一維(Bar code)解下載...

    目前看到都是 QR code, 不外乎 ZBAR and ZXING請問有沒有一維 適合 F1/2 的源可以下載參考?

    2017-08-21 09:57

  • 如何设计低功耗FPGA的8b/10b SERDES的接口?

    本方案是以CME最新的低功耗系列FPGA的HR03为平台,实现8/10b的SerDes接口,包括SERDES收发单元,通过完全数字化的方法实现SERDES的CDR(Clock Data

    2019-10-21 07:09