• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
  • 全部板块
    • 全部板块
大家还在搜
  • 控制

    更正,也稱直接錯更正(Forward error correction, FEC) 偵測錯還能更正錯

    2008-10-23 13:37

  • 高速接口8B/10B的作用?

    一、高速接口8B/10B的作用? 在数字通信中编码和加扰的作用是不同的。编码通常有信源编码和信道编码,8b/10b是信道编码,信道编码的作用是通过增加冗余(此外冗余为2

    2022-01-18 06:16

  • 8b/10b编解码的控制字问题

    8b/10b编码用的控制字是K28.5,但是解码时用非K28.5的控制字能把数据解码出来吗?

    2019-01-02 14:47

  • 收发向导中启用8b/10b编码的方法是什么?

    亲爱的先生,我正在使用Vivado 2015.4。我想在收发向导中使用通道绑定,但CB在手册中是灰色的。另外,我找不到在收发向导中启用8b / 10b编码

    2020-08-04 08:32

  • 如何使用Aurora 8B / 10B建立仅传输?

    你好,我正在尝试使用Aurora 8B / 10B建立仅传输(流媒体)。现在使用Vivado 2014.4进行模拟阶段。我知道GTXE2_COMMON原语需要在设计中使用以包含一个QUAD PLL

    2020-08-14 08:49

  • Aurora 8b/10b IP核问题

    小弟最近在调用Aurora 8b/10b IP模块时,在用modelsim功能仿真时,一切正常。 但是直接使用了例化后的example,并将Tx和Rx形成了回路下到FPGA板子上

    2015-03-09 10:58

  • 怎么禁用Aurora IP Core 8B / 10B中的时钟补偿功能?

    大家好,我使用的是Vivado 2016.4和Virtex 7 XC7VX485T FPGA。我需要知道是否有一个选项可以禁用Aurora IP Core 8B / 10B中的时钟补偿功能。我可以看到IP核心文件,但它们都是只读的。谢谢,马诺

    2020-08-18 09:43

  • 8b10b编码verilog实现

    8b/10b编码是一种用于减少数据线上的低效能时钟信号传输的技术,通过在数据流中插入特殊的控制字符,来同步数据和时钟。在Verilog中实现8b/10b编码

    2024-03-26 07:55

  • SMT製程

    / J-STD-001。了解這些準則及規範後,者才能研發出符合工業標準需求的產品。 量產量產

    2018-08-23 19:28

  • F2 一維(Bar code)解下載...

    目前看到都是 QR code, 不外乎 ZBAR and ZXING請問有沒有一維 適合 F1/2 的源可以下載參考?

    2017-08-21 09:57