ISE中自带的乘法器IP核如何设置延时2个时钟周期？为什么我生成的时候没有latency这个选项，生成后的xco文件中貌似也没有延时，但是生成的vhd文件中却有这么一句“c_latency =>
2015-03-28 12:16
硬件乘法器是怎么实现的
2023-09-22 06:53
在数字信号处理中，乘法器是整个硬件电路时序的关键路径。速度和面积的优化是乘法器设计过程的两个主要考虑因素。由于现代可编程逻辑芯片FPGA的集成度越来越高，及其相对于ASIC设计难度较低和产品设计
2019-09-03 07:16
变频控制和乘法器的基本原理分别是什么?乘法器在变频控制中有什么作用？
2021-04-13 06:40
怎样做一个乘法器电路
2013-01-09 18:26
最近在做乘法器，我想问下用VHDL做软乘法器，有点不懂软乘法器，求大神带！
2015-07-30 11:10
如题，AD程序是现成的，可以正常工作，乘法器我是用IP核做的，顶层文件如下面截图。输入信号我接的是信号发生器的1kHz，4Vpp（峰峰值，幅值为2V），我用乘法器做平方
2018-01-16 19:58
我在使用quartus自带的乘法核时遇到了问题，得到的电路文件没有输出端口，然后我直接用VHDL例化，仿真也没有结果，说明也是没有输出。那么问题来了，为啥除法器加法器减
2018-12-12 15:20
小弟用的quartus ii软件，调用altera公司的一个乘法器lpm_mult,无结果输出，是不是调用的IP核都要收费呢，有没有办法破解呢？？？？
2015-06-05 11:23
请问TI有没有类似AD835这样的乘法器？？
2018-06-21 02:36
