分析了HDB3编解码原理,提出了一种适合于在现场可编程门阵列FPGA上实现的HDB3编译码器的硬件实现方案,在
2010-07-28 17:36
2023-11-01 09:05
电子发烧友网站提供《基于VHDL语言的HDB3码编解码器设计.doc》资料免费下载
2023-10-13 09:22
基于FPGA的HDB3编解码系统，谁有这方面的资料，谢了！
2013-04-07 15:14
和“B”符号的操作，且用2位二进制代码分别表示。最后完成单极性信号变成双极性信号的转换。其编码模型如下图所示：最后设计完成后的电路如下：6.HDB3码解码器的设计解码主要分为2个部分，一是去V和B部分；二是双单极性转
2016-04-15 21:54
摘要：介绍了HDB3编解码的原理和方法，给出了用CPLD（Complex Programmable Logic Device）实现E1信号HDB3编解码的方法，同时给出
2009-06-20 13:44
用XC9572实现HDB3编解码设计 介绍了HDB3编解码的原理和方法，给出了用CPLD（Complex Programmable Logic Device）实现E1
2009-03-28 15:15
HDB3码是基带传输系统中经常采用的传输码型。本文阐述了HDB3码编解码电路的基本原理,在MAX+PLUSⅡ软件平台上,给出了利用复杂可编程逻辑器件设计的HDB3码
2010-02-24 15:59
G．703建议中规定，对于2 MHz、8 MHz、32 MHz速率的数字接口均采用HDB3（三阶高密度双极性）码。HDB3码具有无直流分量，低频成分少，连零个数不超过3个等特点，便于时钟信号的提取和恢复，适合在信道中
2018-07-16 09:32
设计出基于FPGA的曼彻斯特编解码器是影响整个总线系统通信质量的关键。本设计采用硬件描述语言（Verilog）设计电路，ISE完成综合和布局布线的工作，并用modelSim进行仿真验证。在深入
2011-12-28 10:36
