• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
  • 全部板块
    • 全部板块
大家还在搜
  • AD9910利用FPGA控制

      现打算利用FPGA控制AD9910FPGA刚开始入门,求一个Verilog控制代码代码实现单音模式输出即可。

    2021-10-29 10:43

  • 请问能不能用CORDIC算法代替ROM表,用FPGA实现CORDIC算法来控制AD9910

    正在做一个课题,用FPGA控制AD9910,但是本人想把基于ROM表的改成基于CORDIC算法的,这样还能不能用FPGA实现控制

    2018-12-01 08:47

  • 请问dds芯片ad9910无输出是时序问题吗?

    工程师,您好,我用fpga的max10芯片控制ad9910的cs,sclk,io_updtae,osk,profile0-2,pwr,txen,sdio引脚,可是ad9910

    2019-02-15 06:47

  • AD9910 PLL输出杂散

    ?);问题2:打开AD9910电源开关(AD9910已配置成扫频脉冲)不开启信号源RF,此时发现AD9910仍有扫频脉冲信号输出,且幅度很大,但频率不对;问题3:我是用外部脉冲

    2018-12-27 09:46

  • 请问有AD9910 DRG模式verilog控制程序吗

    来自网友的问题: 最近菜鸟在学习AD9910,而且刚刚接触FPGA,发现很难上手,在学习其他人所写的程序一段时间之后,发现不是很理解,想再找一些大牛们写的程序,以供参考。手上有一些AD9910程序的大牛们,望不吝赐教

    2019-03-07 08:46

  • AD9910单音模式输出不对

    利用FPGA控制AD9910,输入各寄存器值后,输出与设定的不一致,请问是哪各环节出了问题,设置的时序是否有问题。附件是我设定的各寄存器时序图。

    2021-11-07 16:34

  • AD9910无法设置LVDS

    AD9910的sync_in差分对接到FPGA(型号EP4SGX230KF4014)的OUT_Txx差分管脚上面无法设置LVDS,有没有补救措施

    2019-01-09 09:36

  • 请问有AD9910程序代码吗?

    麻烦提供下AD9910程序代码,各种模式都需要,C语言和verilog都需要。谢谢 !

    2018-09-07 10:21

  • AD9910芯片手册说工作温度高温至85度,这个温度是指环境温度吗?

    的,所以我觉得我外围的控制电路对于AD9910读写的SPI方式不存其时序不满足的问题。有没有其他人遇见过同样的问题,帮忙解决一下,谢谢PS :我用了09年买的芯片换上之后,就没有这个现象了,但是12年

    2018-09-06 14:32

  • 请问AD9910能做到正弦波完美和失真很小吗

    我想选用[size=13.3333px]AD9910作为低频信号发生器,应用要求正弦波完美,失真很小,而非用于时钟。请问[size=13.3333px]AD9910能做到吗?[size=13.3333px]AD9910

    2018-08-16 06:03