• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
大家还在搜
  • 如何利用FPGA设计一个时钟的同步策略?

    基于FPGA的数字系统设计中大都推荐采用同步时序的设计,也就是单时钟系统。但是实际的工程中,纯粹单时钟系统设计的情况很少,特别是设计模块与外围芯片的通信中,时钟的情况经常不可避免。如果对

    2018-09-01 08:29

  • 三种时钟处理的方法

    时钟处理是FPGA设计中经常遇到的问题,而如何处理好时钟间的数据,可以说是每个

    2022-10-18 09:12

  • vue-cli开发环境实现请求

    前后端分离开发中必要会遇到的问题—。在使用vue开发的时候,开始为了解决问题。采用的是CORS(Cross-origin resource sharing)。后

    2017-11-28 13:15

  • 时钟的解决方案

    在很久之前便陆续谈过亚稳态,FIFO,复位的设计。本次亦安做一个简单的总结,从宏观上给大家展示时钟的解决方案。

    2024-01-08 09:42

  • 基于Nginx配置origin限制请求

    按照等保要求,的不安全性,需要修复。 这个需要根据客户端传递的请求头中的Origin值,进行安全的站策略配置,目的是对非法的origin直接返回403错误页面。 漏洞复现 复现方式为在

    2023-06-26 10:49

  • 时钟电路设计:单位宽信号如何时钟

    单位宽(Single bit)信号即该信号的位宽为1,通常控制信号居多。对于此类信号,如需时钟可直接使用xpm_cdc_single,如下图代码所示。参数DEST_SYNC_FF决定了级联触发器

    2023-08-16 09:53

  • Nginx轻松搞定问题

    当发生条件时候,览器先询问服务器,当前网页所在的域名是否在服务器的许可名单之中,以及可以使用哪些HTTP动词和头信息字段。只有得到肯定答复,浏览器才会发出正式的XMLHttpRequest请求,否则就报错。

    2023-06-11 11:39

  • 如何解决异步FIFO时钟亚稳态问题?

    时钟的问题:前一篇已经提到要通过比较读写指针来判断产生读空和写满信号,但是读指针是属于读时钟的,写指针是属于写时钟的,而异步FIFO的读写时钟

    2018-09-05 14:29

  • CDC时钟的基础概念

    时钟clock domain:以寄存器捕获的时钟来划分时钟。 单时钟single clock domain,数据发送和接收是同一个时钟 多时钟multipl

    2022-08-29 15:11

  • 时钟电路设计:多位宽数据通过FIFO时钟

    FIFO是实现多位宽数据的异步时钟操作的常用方法,相比于握手方式,FIFO一方面允许发送端在每个时钟周期都发送数据,另一方面还可以对数据进行缓存。需要注意的是对FIFO控制信号的管理,以避免发生

    2023-05-11 14:01