• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
大家还在搜
  • 【教学基地】03003旋转的地球

    ``【教学基地】旋转的地球 通过本节学习3D控件的使用,教学视频12分钟,带领大家建立一个旋转的地球, 将会学到纹理的添加, 多个对象的合并与单独操作, 3D控件的旋转★ ★ ★ 千里优选教学基地 ★ ★ ★ 微信公众号:qlyxgy``

    2018-04-25 21:03

  • EMC:传感器入侵数字宇宙

    本帖最后由 fd19635 于 2014-4-11 14:41 编辑 第七份年度研究揭示,到2020年数字宇宙将增长10倍;带传感器功能的“物件”产生的数据占10%。 2014年4月9日,北京

    2014-04-11 14:39

  • 【教学基地】Labview旋转地球

    ` 本帖最后由 a156789156782 于 2018-4-25 20:53 编辑 【教学基地】旋转地球通过本节学习3D控件的使用,教学视频12分钟,带领大家建立一个旋转的地球,将会学到纹理

    2018-04-25 20:51

  • 机器学习100天之多元线性回归

    机器学习100天-多元线性回归 [代码实现细节分析]

    2020-05-12 15:06

  • 多元化贴片晶振规格及封装

      贴片晶振性能相比插件晶振性能是较为稳定的,这是不争的事实,接下来小编为大家介绍多元化贴片晶振规格及封装。  一、多元化贴片晶振规格  第一,从体积上讲,贴片晶振有多种规格,例如工业中常

    2013-12-18 16:41

  • 常温超导量子计算机可控核聚变,这三大科学技术一旦成功,人类文明将再次跨越发展 精选资料分享

    人类数千年的文明史,其实绝大部分时间都是在科学的黑暗中摸索。一直到牛顿建立起近代物理体系,科学的曙光才在人类文明中亮起。蒸汽机的发明,带来了人类发展的第一个飞跃时期,这就是蒸汽时代。发电机和内燃机

    2021-09-13 09:19

  • 求一种更多元、更全面的电源连接解决方案

    TE Connectivity (TE) 在全球高速计算与网络应用领域又出新品——金手指电源连接器(又称:卡缘电源连接器)家族新添四名 “大” 将,支持更大电流的电源连接,提供更多元、更全面的电源

    2022-01-03 06:51

  • 汽车磁位置传感器的相关资料下载

    人类是地球物质文明和精神文明的创造者,我们经常认为自己的智力远远高于其他生物,但其实不然,事实证明有些动物的某些方面甚至比人类要强。例如:传书的信鸽并不是靠眼睛辨别方向,而是凭借

    2022-01-26 06:17

  • 高可靠、高性能车规MCU, 满足车身控制多元应用

    本帖最后由 noctor 于 2023-9-15 14:25 编辑 笙泉高可靠、高性能车规MCU满足车身控制多元应用 更严苛的车规MCU 一般消费级MCU注重功耗和成本,工业级MCU则

    2023-09-15 12:04

  • 【潘文明至简设计法系列教程】D触发器、波形、代码

    在学习verilog之前,我们先学习一下D触发器以及它的代码。FPGA的设计基础是数字电路,因此很多同学会认为我们要先学好数字电路之后,才学习FPGA。但是,数字电路教材的内容很多.例如:JK触发器、RS触发器、真值表、卡诺图等。但是,这里的很多内容其实已经过时了。此外,对于FPGA的学习来讲,我们只用到了其中很少很少的一部分内容。如果没有数字电路的基础,我们建议就看一部分,知道D触发器就够了。那么D触发器是什么样子的呢?这个就是D触发器的示意图。其中,clk为时钟,rst_n为复位,d为输入,q为输出。这个功能非常简单,复位有效的时候,这个q的值你可以认为是0。如果复位无效的时候,那么在时钟上升沿的时候,就把d的值给了q。就是这么简单,记住这个动作,先有时钟上升沿,再有把d的值给了q。这就意味着,时钟上升沿的时候q的值还是没变的。只有时钟上升沿之后,q的值才变化。这是一个很重要的概念,也就是说先有时钟上升沿才有q的变化。如果下一个时钟上升沿没有到来,那么q的值就保持不变。因此,q的值是在时钟上升沿之后一点点变化。这就是D触发器,我们所有的FPGA电路都是基于这个结构来进行设计的。就是这么简单,诸如JK触发器、RS触发器之类完全不需用到。我们就用最简单的结果来进行设计。有些同学会问为什么如此简单就足以进行设计呢?其实我们要做一个系统,一个稳定的系统,一定是从一个最简单的结构搭建起来的,而不会是一个很复杂的结构,因此我们FPGA电路里面就是利用D触发器的稳定性,把它搭建起来的。那么D触发器所对应的波形图是怎么样的呢?这个是波形图,你可以看一看q,它都是在时钟上升沿之后变化的,在第2个时钟上升沿,看到d的值为0,那么q就输出0,q的值就保持不变了直到下一个时钟上升沿的到来。下一个时钟上升沿d的值为1,那么q就输出1,如此类推。这就是我们d触发器的功能,非常非常地简单。那么这个D触发器在FPGA里面用verilog代码怎么描述呢?其实就是这样的代码,可以看出来,这个代码跟这个D触发器是完全一样的,描述的就是D触发器。怎么讲,可以分析一下这个代码:1····总是(always)在时钟(clk)上升沿(posedge)的时候或者下降沿(negedge)复位(rst_n)的时候执行2~8的代码,如果不满足则q的值不变。2····如果是复位就执行3的代码;3····q就等于0;5····如果不是复位,而是时钟上升沿就执行6的代码;6····将d的值给了q;这个代码描述的就是一个D触发器,一个always就生成了一个D触发器。你可以认为D触发器就是我们电路上的一个元件。总结要点:1. q的值只有在时钟上升沿才变化。2. 时钟上升沿时,将d的值赋给q。即先有上升沿,才有信号变化。为什么强调先有上升沿,才有信号变化呢?有什么用呢?例如:明德扬的波形,默认的情况下都是同步信号,这意味着en和dout都是由D触发器产生的。因此信号的变化,都是在时钟上升沿之后才开始的,en也是在时钟上升沿之后一点点才变化的;在2的上升沿这个点上看到en的值是0的,因为en还没变化;而在3的上升沿这个点上看到en的值是1,dout的值是0;最后,在10的上升沿这个点上看到dout的值是1。

    2017-06-20 09:56