在FPGA上编写的通过SPI总线配置外部
2021-09-16 11:37
本文档的主要内容详细介绍的是在FPGA上编写通过SPI总线配置外部
2021-03-10 15:50
平滑的参考时钟切换。 AD9518系列还具有外部VCXO的必要配置。 AD9518评估板是一款紧凑，易于使用的平台，用于评估AD
2019-03-05 09:20
平滑的参考时钟切换。 AD9518系列还具有外部VCXO的必要配置。 AD9518评估板是一款紧凑，易于使用的平台，用于评估AD
2019-03-05 06:04
AD9516/AD9517/AD9518评估软件
2021-03-18 19:38
在前面的MicroPython的開發方式中，我們使用PuTTY以REPL的方式在NodeMCU上直接編寫程式，這樣的好處是所有的指令都是在按下Enter之後直接執行，可
2022-01-25 08:31
請問我把可以成功燒寫的C6746程序的時鐘配置：CSL_FINS(pll0regs->PLLM,PLLC_PLLM_PLLM,23);改成了CSL_FINS(
2018-08-01 06:10
小弟在此向大家请教一个问题：AD9516或者AD9518输出时钟的时间和ref参考时钟输入的时间差是固定的么？通过ADISIMCLK进行仿真了一下，显示delay from ref to OUT2 is430ps，这个430ps是每次上电都一样的么？在此谢过大家了
2018-12-29 10:27
時被放大 N 倍於設備數量的問題；視頻傳輸、機械控制可共用單路總線，告別複雜的走線困擾（推薦在攝像頭端做視覺處理，畫面僅供預覽以便傳輸更多路視頻）；高同步性：通
2018-04-09 17:27
。读取0x01F的值为0x4E,锁相环未锁定，请指教！寄存器设置如下AD9518_WDATA(0x00,0x00,0x18); AD9518_WDATA(0x00,0x10,0x7c); //PLL
2018-11-26 09:47
