小弟是初学者，刚把verilog基本语法看完，只会写简单的四位或者八位的加法器，但是两个4位加法器级联构成一个8
2013-12-03 11:51
我这个四位加法器之前做完成后测试功能后一切正常，今天拿出来重新测一下却出现问题了，每按一次六脚不仅有移位，la0-4的灯也逐渐亮了，怎么回事，之前功能是正常的！附上原理图，pcb，和出现问题的视频。发不了视频，怎么办
2017-04-26 21:38
什么是加法器？加法器的原理是什么 反相加法器等效原理图解析
2021-03-11 06:30
嗨，对于下面的代码片段，合成后会得到哪种类型的加法器？例如：半加法器，全加器，CLA，Ripple加法器？模块ee（输入a，e，输出reg c）;总是@（*）c = a + e;endmodule
2020-03-19 09:49
集成电路数据选择器的工作原理和逻辑功能是什么？集成电路加法器的工作原理及其逻辑功能是什么？
2021-11-02 06:44
加法器的芯片如何选择？常用的有哪些？
2017-08-09 14:39
需要设计一个模加法器，书上没有详细的讲解，只说是用端回进位加法器实现模2^n-1，可是具体应该怎么设计啊~~~~
2016-07-07 14:48
加法器资料
2017-08-03 14:14
放大电路和加法器电路各自测试时都对，但放大器输出之后接加法器的时候输出不对！新手求助
2016-04-28 08:41
请问Quartus中自带的加法器，和平时我们在module中写的“+”有什么区别呢？还有就是加法涉及到数据已出的问题，我想如果，我把输出的位宽设置的很大，足以满足两个数相加之后的
2015-01-11 10:53
