modelsim时，会给出相应的时序关系。这只能验证你的代码正确性。综合后仿真：将刚才编写的代码通过综合器综合，若能够综合，则会添加相应的时延信息，判断你的代码是否符合要求。时序仿真：就是在IC上了。我的理解在编
2016-08-23 16:57
Xilinx Fpga前仿真后仿真
2012-08-15 18:49
本帖最后由 eehome 于 2013-1-5 10:08 编辑 Xilinx Fpga前仿真后仿真
2012-08-17 08:50
就是做了一个普通的减法，然而在modelsim做后仿真的时，出现了得到两个结果，前一个错误后一个正确？这是为什么，是我做错了还是仿真硬件电路就是会出现这样子？
2015-09-14 11:17
本帖最后由 349060579 于 2015-9-14 11:23 编辑 就是做了一个普通的减法，然而在modelsim做后仿真的时，出现了得到两个结果，前一个28错误，后一个26正确？这是为什么，是我做错了还
2015-09-14 11:18
我建立了一个简单的程序，只输入一个地址对rom读取一个数。仿真结果是这样的前仿真功能正常，但后仿真在输出红线，且等到4000ps左右才有很乱的输出，请问大家这是怎么回事
2017-04-23 13:54
Quartusii 13.1版本，执行全编译后，在simulation-modelsim文件夹下可以找到后仿真所需.vo文件，Modelsim后
2018-01-22 21:51
如题请教，用JTAG仿真，在代码中找到错误后，需要退出仿真，改了代码，再进仿真吗？
2020-06-03 10:07
本帖最后由 小yz 于 2016-4-21 23:13 编辑 用verilog编程后，在modelsim里面如何查看$display或$monitor等的输出结果呢 ？仿真完后transcript里面没有显示出
2016-04-21 11:54
本文主要描述了如何在QUARTUS II中输入程序文件，生成网表及标准延时文件，然后通过 MODELSIM进行功能仿真与后仿真的过程，主要为图解，含全部代码及仿真波形
2012-08-12 16:12
