• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
大家还在搜
  • CANopen进阶:TPDO触发条件与映射资源

    本期,我们将探讨CANopen协议中TPDO的三种触发条件,并解释如何通过访问特定的SDO参数来查询TPDO映射到的资源。这将帮助您更好地理解TPDO的工作原理及其在CANopen网络中

    2024-09-20 08:08 ZLG致远电子 企业号

  • PicoScope 7中自动保存数据文件设置步骤

    触发模式(TriggerMode):选择“重复触发(Normal)”,即只要触发条件满足示波器即触发,否则示波器将等待触发,如果不断的有满足触发条件的信号输入,则示波器也会重复不断的触发。

    2023-05-04 17:26

  • 机械式定时器的组成部分_机械式定时器的工作原理

    机械式定时器是利用钟表机构的原理制成的,它以发条作为动力源,目前生产的厂家较多。除发条外,还有齿轮传动机构和时间控制组件等三部分构成了定时器。

    2019-12-04 11:37

  • 区块链去中心化预言机的分类及工作流程解析

    一般智能合约的执行需要触发条件,当智能合约的触发条件是外部信息时(链外),就必须需要预言机来提供数据服务,通过预言机将现实世界的数据输入到区块链上,因为智能合约不支持对外请求。

    2019-10-14 10:40

  • verilog系统函数

    (1)fwrite是需要触发条件的,需要手动添加换行。 (2)如果写放文件的格式为%d,则认为是无符号数,

    2024-07-05 11:48

  • Xilinx可编程逻辑器件设计与开发(基础篇)连载35:Spartan

    ChipScope Pro 分析工具(Analyzer tool)直接与ICON、ILA、IBA、VIO及IBERT核相连,用户可以实时地创建或修改触发条件。

    2017-02-11 07:25

  • 为什么在Verilog HDL设计中一定要用同步而不能用异步时序逻辑?

    同步时序逻辑是指表示状态的寄存器组的值只可能在唯一确定的触发条件发生时刻改变。只能由时钟的正跳沿或负跳沿触发的状态机就是一例。always @(posedge clock) 就是一个同步时序逻辑

    2023-03-29 17:40

  • 示波器探头的具体用法

    释抑时间是指示波器重新启用触发电路所等待的时间,在触发释抑期间,触发电路封闭,触发功能暂停,即使有满足触发条件的信号波形,示波器也不会触发。

    2023-11-17 14:56

  • 电动式定时器工作原理_电子式定时器工作原理

    电动式定时器的轮系结构及时间控制组件与机械式定时器基本相同,所不同的是由微电机代替发条做动力源。

    2019-12-04 11:50

  • PLC编程需要养成良好的编程习惯

    VB编程中关注的是事件,不强调主程序和子程序的观念,因为VB主程序的工作是由PC的操作系统完成的。PLC则不然。PLC程序是以主程序为主干的,CPU不断的循环执行主程序,只有触发条件成立时才会调用子程序或中断程序。

    2021-03-24 16:32