项目中主要用到的原语与IO端口有关，所以基本在Input/Output Functions 和IO两类中。下面着重介绍实际中所用到的几个原语，芯片A7系列。
2019-01-06 11:23
UltraRAM 原语（也称为 URAM）可在 Xilinx UltraScale +™ 架构中使用，而且可用来高效地实现大容量深存储器。
2019-07-13 11:08
在前一章中，我们介绍了Verilog HDL提供的内置基本门。本章讲述Verilog HDL指定用户定义原语U D P的能力。
2022-08-08 11:46
OLOGIC块在FPGA内的位置紧挨着IOB，其作用是FPGA通过IOB发送数据到器件外部的专用同步块。
2019-02-17 10:55
对于前端设计人员，经常会需要一个MUX来对工作模式，数据路径进行明确（explicit）的声明，这个对于中后端工程师下约束也很重要。这里介绍一种巧用的RTL原语，实现MUX的方法。
2023-12-14 16:26
IBUFGDS输入全局时钟及DCM分频使用
2017-02-11 16:16
我一直没搞明白BUFIO是干嘛用的。
2023-05-08 15:20
UltraRAM 原语（也称为 URAM）可在 Xilinx UltraScale + 架构中使用，而且可用来高效地实现大容量深存储器。由于大小和性能方面的要求，通常这类存储器不适合使用其他存储器
2023-05-08 15:15
Vivado综合根据HDL代码的编写方式推断出四种类型的寄存器原语
2023-01-30 16:21
典型的主时钟根包括有以下几种情况：输入端口、千兆位收发器输出引脚以及某些硬件原语输出管脚。
2020-10-13 10:30
