由于卷积码具有较好的纠错性能，因而在通信系统中被广泛使用。采用硬件描述语言VerilogHDL或VHDL和FPGA(FieldProgrammableGateArray——现场可编程门阵列)进行数字通信系统设计，可在集成度、可靠性和灵活性等方面达到比较满意的效果。
2019-10-14 06:02
由于卷积码优良的性能，被广泛应用于深空通信、卫星通信和2G、3G移动通信中。卷积码有三种译码方法：门限译码、概率译码和V
2019-11-01 08:05
如何使用VHDL语言设计卷积码编解码器？
2021-04-29 06:39
请问各位大神，我想问一下用FPGA做卷积码有什么注意的地方？
2015-04-07 12:57
请问各路大神有没有基于multisim的线性分组码 循环码 卷积码的编译码电路图啊，在这里谢过你们了
2015-04-23 17:56
为了缩短卷积编码器设计周期，使硬件设计更具灵活性，在介绍卷积编码器原理的基础上，论述了一种基于可编程逻辑器件，采用模块化
2019-08-27 07:41
各位专家大侠，我现在在做LTE的PBCH的译码，编码是采用的咬尾卷积码，输入信号长度为40，码率为1/3，约束长度为7，编码时，寄存器的初始状态放的是输入序列的最后6位
2018-06-21 05:05
最近在做扩频调制，有没有Labview编的gold码生成VI以及RS编码和卷积编码的VI啊？
2015-05-10 14:47
增加一些监督码元，这些监督码与信码之间有一定的关系，接收端可以利用这种关系由信道译码器来发现或纠正错误的码元。
2019-08-15 06:12
MATLAB卷积编译码源代码
2012-04-10 20:38
