和复杂性相同的条件下，卷积码的性能优于分组码。但卷积码没有分组码那样严密的数学结构和数学分析手段，目前大多是通过计算机进
2008-05-30 16:06
请问各位大神，我想问一下用FPGA做卷积码有什么注意的地方？
2015-04-07 12:57
如何使用VHDL语言设计卷积码编解码器？
2021-04-29 06:39
【作者】：王中鹏;陈林;曹子峥;董泽;【来源】：《光电子.激光》2010年03期【摘要】：将卷积码成功地应用到直接检测的光正交频分复用(OFDM)光纤传输实验系统。实验中,产生了2 Gb/s
2010-04-23 11:30
由于卷积码具有较好的纠错性能，因而在通信系统中被广泛使用。采用硬件描述语言VerilogHDL或VHDL和FPGA(FieldProgrammableGateArray——现场可编程门阵列)进行数字通信系统设计，可在集成度、可靠性和灵活性等方面达到比较满意的效果。
2019-10-14 06:02
求助！大佬们，问一下用FPGA实现卷积码编解码的难度。
2023-10-16 23:26
BCJR 算法做了一定修正，对 α 和β 作归一化。对约束长度为N 的卷积码，每一分量，使似然加法完全变成求最大值运算，则得到MAX-LOG-MAP 算法。它大大降低了存储量和
2008-05-30 16:24
间的相关性，因此在码率和复杂性相同的条件下，卷积码的性能优于分组码。但卷积码没有分组码那样严密的数学结构和数学分析手段，目前大多是通过
2008-05-28 15:03
各位专家大侠，我现在在做LTE的PBCH的译码，编码是采用的咬尾卷积码，输入信号长度为40，码率为1/3，约束长度为7，编码时，寄存器的初始状态放的是输入序列的最后6位
2018-06-21 05:05
什么是串行级联码？从仙农定理知道，用编码长度n 足够长的随机编码就可以无限逼近信道容量，但是随着n 的增加，译码器的复杂度和计算量指数增加，难以接受。1966 年，Forney 在其博士论文
2008-05-30 16:16
