电源线尽可能的宽，不应低于18mil，信号线宽不应低于4mil，cpu出入线不应低于4mil（或6mil），线间距不低于8mil
2019-10-25 14:16
BGA 是 PCB 上常用的组件，通常 CPU、NORTH BRIDGE、SOUTH BRIDGE、AGP CHIP、CARD BUS CHIP…等，大多是以 bga 的型式包装，简言之，80﹪的高频信号及特殊信号将
2018-12-20 08:33
设计的线宽线距应该考虑所选PCB生产工厂的生产工艺能力，如若设计时设置线宽线距超过合作的PCB生产厂商的制程能力，轻则需要添加不必要的生产成本，重则导致设计无法生产。一般正常情况下线宽线距控制到6/
2019-10-04 16:35
一、线路 1.最小线宽: 6mil （0.153mm）。也就是说如果小于6mil线宽将不能生产,（多层板内层线宽线距最小是8MIL）如果设计条件许可，设计越大越好，线宽起大，工厂越好生产，良率越高，一般设计常规在1
2018-08-12 10:39
BGA是PCB上常用的组件，通常CPU、NORTH BRIDGE、SOUTH BRIDGE、AGP CHIP、CARD BUS CHIP…等，大多是以 bga 的型式包装，简言之，80%的高频信号及特殊信号将会由这类
2019-12-06 15:29
盲孔与通孔、盲孔与相邻的埋孔位置不能重合或相连，对同一网络要保证6mil，不同网络保证10mil以上。
2019-10-10 10:19
但是我们做设计时有时发现DDR器件等长没有做，其成品也可正常运行，并没产生影响，原因一般是系统软件对此信号做了延时处理，软件上做了时序控制。对于带状线来说，每1ps延时对应的走线长度是6mil左右，所以一般信号组长度每相差6mil，其总延时在1ps。
2019-03-19 17:30
如果阻抗变化只发生一次，例如线宽从8mil变到6mil后，一直保持6mil宽度这种情况，要达到突变处信号反射噪声不超过电压摆幅的5%这一噪声预算要求，阻抗变化必须小于10%.这有时很难做到，以FR4板材上微带线的情况
2019-09-27 15:17
如果阻抗变化只发生一次，例如线宽从8mil变到6mil后，一直保持6mil宽度这种情况，要达到突变处信号反射噪声不超过电压摆幅的5%这一噪声预算要求，阻抗变化必须小于10%.这有时很难做到，以FR4
2018-09-25 15:32
如果阻抗变化只发生一次，例如线宽从8mil变到6mil后，一直保持6mil宽度这种情况，要达到突变处信号反射噪声不超过电压摆幅的5%这一噪声预算要求，阻抗变化必须小于10%.这有时很难做到，以FR4
2019-09-14 17:24
