*** 如何使Keep-out 层的圆环在里面做一个圆？ 手动的就算了
2013-08-30 08:39
怎么回事我在里面下载的文件·压缩包都不可以用呢？求解，
2016-06-22 21:11
怎么看共漏级可以有反馈在里面？ 共漏级是一种集成电路设计中常见的级联电路。级联电路由若干个级联元件组成，其电路的输入端连接于级联电路的第一个级联元件的输入端，电路的输出端连接于级联电路的最后一个级联
2023-09-17 16:25
为何不在设计芯片的时候就直接把上拉电阻集成在里面，而是在实际使用时接在外面
2023-10-17 06:49
`labview里怎样自定义一个对话框，可以在里面进行参数的设置`
2015-11-02 17:42
pads layout里copper pour cut out后在里面再铺一块铜皮灌不进铜求助，该如何设置？
2016-03-01 10:39
allegro中的Package Keepin是指元件的封装的哪一层必须包放在里面。Assembly_Top ?Place_bound_Top ?Silkscreen_TOP?package keepin 可以比outline大不？
2019-03-04 06:36
现在手机硬件更新的速度可以说是越来越快，越来越强大。可以说除了电池没有什么大的突破外，手机的各项硬件都像飞一般的进步。但相比硬件的进步，软件的及时更新却跟不上脚步了。
2017-06-03 11:14
坛主 你好。之前看你的那个USB读卡器实验的例程。我想问你一下，你那个例程不用文件系统，SD那能不能像普通的U盘那样在里面拷贝文件，添加文件，然后拔出来之后在其他电脑上***去，之前的文件不会消失呢？而不是仅仅是简单的数据传送，然后拔下来就什么也没了？谢谢
2019-07-26 04:35
ADS8363是具有8路模拟输入，但是只有两个ADC的核在里面，那么如果我输入4路单端输入时，采样率是多少呢？是不是每路500K？如果我想在一个通道同时两路输入时，两路的采样间隔尽可能的短，采用FIFO模式时，是否可以达到要求？
2025-01-21 07:50
