对于其它外设不会修改，即只有CPU进行读写的数据，有两种配置方案：1.将L2 Cache配置为SRAM，数据存于L2 Cache，即数据直接放置于L2 Cache中2.
2019-08-05 14:50
在C6655的memory map summary中这两个地址有什么区别00800000 008FFFFF1M Local L2 SRAM10800000 108FFFFF1M CorePac0 L2 SRAM还是对于单核来说就是一样的东西，而是使用的场合不一样？
2018-07-24 08:10
最近看6678手册知道每个核都有自己的L1 L2 SRAM ，这没问题，但是看2.3节的Memory Map Summary ,发现除了core 0 到core7的 L1,L2
2018-06-21 17:19
想把L2空间一部分设置成缓存，缓存大小为64kb，把DDR上最开始的16M设置成cacheable，我是这样配置的：L2CFG=0x2h；L2INV=1；MAR128=
2018-08-02 07:44
大家好：我对于C6678的L2 SRAM（0x00800000）以及各个core私有的L2 SRAM（core 0：:0x10800000，core1:0x11800000），存在些疑问，想请教
2019-01-09 10:48
嗨，大家好，处理FX3S电源管理，我在手册（CYUB303XY1001-84160Y0DV.PDF，第13页）看到一个有趣的暂停模式：“暂停模式与USB 3 PHY禁用（L2）”。奇怪的是，“退出
2019-10-14 07:38
以A15为例，假设L1 cache是2way 4set的 cache type，而L2 cache的空间会比L1大很多，那么L2
2022-08-12 11:36
在调试6670时，发现L2的地址有0x0080 0000，每个核也有自己的L2地址，像核0 有0x1080 0000。难道每个核有自己的L2，另外有一个L2？如果是这样
2019-01-04 11:30
目前从事DM8148平台的开发工作，想请教一个问题：通常情况下，数据从外存通过EDMA搬移到L2 cache，然后L1 cache 命中，供CPU访问，CPU处理完数据，在通过EDMA 将处理
2018-07-24 06:57
有哪位大神解读一下，L2当中的1M的ROM怎么使用，没有找到相关的文档！
2019-07-24 06:40
