我的实训作业，求各位帮忙设计一个十二进制计数器，要电路仿真图设计任务与要求1.每隔1s，计数器增1。2.用数码管显示计数值。3. 当定时器递增到12时，定时器会自动返回到01显示，然后继续计时。我
2013-12-10 11:15
求十二进制 减法计数器
2013-04-28 14:34
FPGA学习的好资料，很实用的FPGA教程文档，快来学习吧。
2016-05-12 14:39
求解惑！
2012-12-14 12:57
74161设计12进制计数器，1.74161为十六进制计数器，设计十二进制计数器时1片就可以满足要求。2.新建BDF文件及保存工程同前篇。3.将所需要的元器件和引脚拖入区域内并完成连接，如图1所示图1
2021-07-22 06:33
本帖最后由 firsthouse 于 2019-10-17 16:49 编辑 最后进位延后一个周期是什么原因？电路图有没有问题？采用的的同步预置数法，第一个是十进制，第二个是十二进制。最后的进位延后了一个周期，望各位指正
2019-10-12 01:50
，二进制最常见的转换是八进制，十六进制，三十二进制，当然还有十进制。二进制
2019-12-11 17:49
提供：74hc161*2、74hc151*2、反相器 和128hz方波信号需要得到010101000000的十二进制方波信号
2018-07-10 17:28
74LS160是十进制计数器，要实现十二进制计数器必须用两片实现级联，把各位芯片预置1，当数码管显示9时，个位芯片开始进位即B端为0C端为1，经过与非门输出高电平，十位芯片开始工作，十位芯片由0变为
2018-01-16 15:17
各位高手，关于74ls161用反馈置数法设计成一个十二进制的加计数器的，最好有电路图与波形图，有详细的文字介绍。谢谢各位高手了！{:4_95:}邮箱995645145@qq.com
2013-05-20 11:03
