• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
大家还在搜
  • IP核加法器

    IP核加法器

    2019-08-14 14:24

  • 4位加法器的资料分享

    描述4位加法器四位加法器将两个 4 位二进制数相加(十进制表示法中的一个数字 0-15)适用于晶体管逻辑。数字是用一个8针拨码开关输入的,前4个开关是第一个数字,下一个到最后一个是第二个数字。电路板

    2022-07-07 06:08

  • 四位加法器仿真的问题

    用verilog作一个四位加法器。程序如下: module adder4(cout,sum,ina,inb,cin);output [4:0] sum;output cout;input[3:0

    2015-04-02 16:22

  • 用51单片机做一个简单加法器 精选资料分享

    在做完流水灯后就可以尝试做一个结合数码管和按键结合的简单加法器我所用的是sct89c51单片机此单片机有3个数码管,可以通过2个key按键控制1key个选择数码管,另为一个调整数码管的显示代码如下

    2021-07-21 06:28

  • 小弟新人一枚 求一份32位浮点加法器设计源代码 谢谢各位大哥大姐

    小弟新人一枚 求一份32位浮点加法器设计源代码谢谢各位大哥大姐

    2015-08-26 13:35

  • 5个继电器制作加法器

    用5个继电器互相连接构成的逻辑门电路,该逻辑门可执行二进制加法运算并求出总和的继电器连接电路。输入接VCC表示1,接GND表示0,通过继电器电压进行连接。全加器包括3个输入端:进位输入和2个加数,2

    2016-07-14 20:36

  • 法器的设计资料分享

    4.3 实例九 除法器设计4.3.1. 本章导读要求掌握除法器原理,并根据原理设计除法器模块以及设计对应的测试模块,最后在 Robei可视化仿真软件经行功能实现和仿真验证。设计原理这个除

    2021-11-12 07:03

  • 50個典型例圖解

    50個典型例圖解

    2013-08-26 11:43

  • 带以太网的MicroPython开发板:TPYBoardv201建立云加法器实例

    的基本过程,这次向大家简单介绍一下怎样使用V201开发板搭建一台简易的服务器做远程云加法器。  一.实验器件  TPYBoard_V201开发板一块  二.TPYBoard_V201开发板

    2017-09-11 16:45

  • 法器的移位累加

    请问关于乘法器的Verilog 程序中,移位累加具体每一步是怎么走的,自己琢磨了一番,感觉不是太懂,求高手解释。(明白二进制乘法的计算过程)

    2015-10-17 23:08