Protel99Se增强，CLIENT99SE中文
2023-03-13 09:47
基于DSP/BIOS的软件基础架构，DSP/BIOS II扩展了TEXASTEX的系统软件能力和服务，以开发更先进、更复杂的应用程序，并为传统并发系统设计范例提供支持。
2018-04-25 15:57
目前,对高速通信与赶快计算的需求正与日俱增.有线和无线通信标准的应用随处可见,数据处理架构每天都在扩展.较为普遍的有线通信方式是以太网(LAN、WAN和MAN网络）。手机通信是最为常见的无线通信方式，由应用了DSP的架构实现。电话作为语音连接的主要工具，目
2011-02-27 13:37
V1.9.8.07 版本发布包括云源®软件的特征和增强功能。高云®半导体建议下载此版本以获得最新的软件改进。
2022-09-30 06:17
云源®软件 V1.9.8.07Education 教育版本发布包括云源软件的改进和增强功能，但是不需要申请 license，且该版本用户只能用于教育、研究等非赢利非商业用途，高云®半导体建议下载此版本以获得最新的软件改进。
2022-09-30 06:58
器件功能和配置(STM32F103xx增强型)STM32F103xx增强型模块框架图STM32F103xx增强型VFQFPN36管脚图STM32F103xx
2021-08-05 06:50
高级控制定时器上最多6个通道： •最多4个通道，带输入/输出级（如TIM2/3/4） •频道与现有产品定时器上的频道保持兼容 •新功能： •生成更复杂的波形 •增强的触发能力 •更多频道模式 •通道
2023-09-12 06:43
鼠标增强。。
2012-10-17 16:50
在PCB设计 中，可以通过分层、恰当的布局布线和安装实现PCB的抗ESD设计。在设计过程中，通过预测可以将绝大多数设计修改仅限于增减元器件。通过调整PCB布局布线，能够很好地防范ESD。 来自人体、环境甚至电子设备内部的静电对于精密的半导体芯片会造成各种损伤，例如穿透元器件内部薄的绝缘层；损毁MOSFET和CMOS元器件的栅极；CMOS器件中的触发器锁死；短路反偏的PN结；短路正向偏置的PN结；熔化有源器件内部的焊接线或铝线。为了消除静电释放(ESD)对电子设备的干扰和破坏，需要采取多种技术手段进行防范。 在PCB板的设计当中，可以通过分层、恰当的布局布线和安装实现PCB的抗ESD设计。在设计过程中，通过预测可以将绝大多数设计修改仅限于增减元器件。通过调整PCB布局布线，能够很好地防范ESD。以下是一些常见的防范措施。 尽可能使用多层PCB，相对于双面PCB而言，地平面和电源平面，以及排列紧密的信号线-地线间距能够减小共模阻抗和感性耦合，使之达到双面PCB的 1/10到1/100。尽量地将每一个信号层都紧靠一个电源层或地线层。对于顶层和底层表面都有元器件、具有很短连接线以及许多填充地的高密度PCB，可以考虑使用内层线。 对于双面PCB来说，要采用紧密交织的电源和地栅格。电源线紧靠地线，在垂直和水平线或填充区之间，要尽可能多地连接。一面的栅格尺寸小于等于60mm，如果可能，栅格尺寸应小于13mm。确保每一个电路尽可能紧凑。 尽可能将所有连接器都放在一边。 如果可能，将电源线从卡的中央引入，并远离容易直接遭受ESD影响的区域。 在引向机箱外的连接器(容易直接被ESD击中)下方的所有PCB层上，要放置宽的机箱地或者多边形填充地，并每隔大约13mm的距离用过孔将它们连接在一起。 在卡的边缘上放置安装孔，安装孔周围用无阻焊剂的顶层和底层焊盘连接到机箱地上。 PCB装配时，不要在顶层或者底层的焊盘上涂覆任何焊料。使用具有内嵌垫圈的螺钉来实现PCB与金属机箱/屏蔽层或接地面上支架的紧密接触。 在每一层的机箱地和电路地之间，要设置相同的“隔离区”；如果可能，保持间隔距离为0.64mm。 在卡的顶层和底层靠近安装孔的位置，每隔100mm沿机箱地线将机箱地和电路地用1.27mm宽的线连接在一起。与这些连接点的相邻处，在机箱地和电路地之间放置用于安装的焊盘或安装孔。这些地线连接可以用刀片划开，以保持开路，或用磁珠/高频电容的跳接。 如果电路板不会放入金属机箱或者屏蔽装置中，在电路板的顶层和底层机箱地线上不能涂阻焊剂，这样它们可以作为ESD电弧的放电极。 要以下列方式在电路周围设置一个环形地： (1)除边缘连接器以及机箱地以外，在整个外围四周放上环形地通路。 (2)确保所有层的环形地宽度大于2.5mm。 (3)每隔13mm用过孔将环形地连接起来。 (4)将环形地与多层电路的公共地连接到一起。
2017-04-14 10:50
在PCB设计 中，可以通过分层、恰当的布局布线和安装实现PCB的抗ESD设计。在设计过程中，通过预测可以将绝大多数设计修改仅限于增减元器件。通过调整PCB布局布线，能够很好地防范ESD。 来自人体、环境甚至电子设备内部的静电对于精密的半导体芯片会造成各种损伤，例如穿透元器件内部薄的绝缘层；损毁MOSFET和CMOS元器件的栅极；CMOS器件中的触发器锁死；短路反偏的PN结；短路正向偏置的PN结；熔化有源器件内部的焊接线或铝线。为了消除静电释放(ESD)对电子设备的干扰和破坏，需要采取多种技术手段进行防范。 在PCB板的设计当中，可以通过分层、恰当的布局布线和安装实现PCB的抗ESD设计。在设计过程中，通过预测可以将绝大多数设计修改仅限于增减元器件。通过调整PCB布局布线，能够很好地防范ESD。以下是一些常见的防范措施。 尽可能使用多层PCB，相对于双面PCB而言，地平面和电源平面，以及排列紧密的信号线-地线间距能够减小共模阻抗和感性耦合，使之达到双面PCB的 1/10到1/100。尽量地将每一个信号层都紧靠一个电源层或地线层。对于顶层和底层表面都有元器件、具有很短连接线以及许多填充地的高密度PCB，可以考虑使用内层线。 对于双面PCB来说，要采用紧密交织的电源和地栅格。电源线紧靠地线，在垂直和水平线或填充区之间，要尽可能多地连接。一面的栅格尺寸小于等于60mm，如果可能，栅格尺寸应小于13mm。确保每一个电路尽可能紧凑。 尽可能将所有连接器都放在一边。 更多技术方面的交流可加QQ2232894713 如果可能，将电源线从卡的中央引入，并远离容易直接遭受ESD影响的区域。 在引向机箱外的连接器(容易直接被ESD击中)下方的所有PCB层上，要放置宽的机箱地或者多边形填充地，并每隔大约13mm的距离用过孔将它们连接在一起。 在卡的边缘上放置安装孔，安装孔周围用无阻焊剂的顶层和底层焊盘连接到机箱地上。 PCB装配时，不要在顶层或者底层的焊盘上涂覆任何焊料。使用具有内嵌垫圈的螺钉来实现PCB与金属机箱/屏蔽层或接地面上支架的紧密接触。 在每一层的机箱地和电路地之间，要设置相同的“隔离区”；如果可能，保持间隔距离为0.64mm。 在卡的顶层和底层靠近安装孔的位置，每隔100mm沿机箱地线将机箱地和电路地用1.27mm宽的线连接在一起。与这些连接点的相邻处，在机箱地和电路地之间放置用于安装的焊盘或安装孔。这些地线连接可以用刀片划开，以保持开路，或用磁珠/高频电容的跳接。 如果电路板不会放入金属机箱或者屏蔽装置中，在电路板的顶层和底层机箱地线上不能涂阻焊剂，这样它们可以作为ESD电弧的放电极。 要以下列方式在电路周围设置一个环形地： (1)除边缘连接器以及机箱地以外，在整个外围四周放上环形地通路。 (2)确保所有层的环形地宽度大于2.5mm。 (3)每隔13mm用过孔将环形地连接起来。 (4)将环形地与多层电路的公共地连接到一起。 (5) 对安装在金属机箱或者屏蔽装置里的双面板来说，应该将环形地与电路公共地连接起来。不屏蔽的双面电路则应该将环形地连接到机箱地，环形地上不能涂阻焊剂，以便该环形地可以充当ESD的放电棒，在环形地(所有层)上的某个位置处至少放置一个0.5mm宽的间隙，这样可以避免形成一个大的环路。信号布线离环形地的距离不能小于0.5mm。
2017-04-29 16:14
