4通道JFET缓冲放大器使噪声减半
2021-03-17 07:09
这两天意外发现TPA3116D2在正常工作过程中，SD脚（电路上SD脚和FAULT脚连在一起）如果给一个5~30us的低脉冲（平时为高），会随机导致芯片增益减半。电路原本设置为26dB
2024-10-12 06:21
实际做的时候，应该在74HC573连a，b，c，d，e，f，g，dp加个限流电阻。只有一个四位一体数码管的话，我知道加个300或者470欧姆的电阻。但是再加一个四位一体是不是要减半限流电阻？
2019-10-24 23:45
请问在做AC仿真的时候参数设置AC magnitude到底应该怎么理解？我跑AC的时候将其减小一般为什么增益也减半了？ 它为什么会影响增益？应该怎么去理解AC magnitude 这个参数呢？他和幅值Amplitude怎么区别的理解呢？
2021-06-24 07:55
为什么探针显示的峰峰值为500mv明明我电流源设计的Vpp是1V示波器的波形显示的也是1V这边探针的峰峰值为什么减半了？
2021-06-12 23:10
; EDIS;]那看门狗复位时间就是OSCCLK(20MHz)/512/64=6102^8/610=419ms我想把复位时间减半，就是200MS就复位，怎么改？
2018-06-13 06:28
从将PC适配器的尺寸减半，到为并网应用创建高效、紧凑的10 kW转换，德州仪器为您的设计提供了氮化镓解决方案。LMG3410和LMG3411系列产品的额定电压为600 V，提供从低功率适配器到超过2 kW设计的各类解决方案。
2019-08-01 07:38
各位大神，最近朋友在做一个平衡入非平衡出的音频功放模块。问题如下：在平衡信号接入处带载并上75欧电阻，后端输出信号幅值减半。在前端平衡信号带载30欧，后端输出信号变为1/4。 请问有什么方法或者有什么芯片块子可以做到前端带载而不影响后端输出幅值或幅值变动在1.5dB范围内的？谢谢！
2020-07-06 10:24
发出的CLOCK信号，在OMAPL138的 UPP_CHA_CLK信号端居然幅值减半，只有1V多，不知道是为什么？
2019-07-16 10:14
2500 Hz 左右的信号，并且 fft 的图也显示了 2500 Hz 左右的混叠。我的 i2s 设置有什么错误吗？将麦克风用作单声道是否会使采样率减半？字选择时钟应该与非 PDM 模式的采样率相同。我播放
2023-04-13 06:35
