的；每增加一路芯片SDI信号大约有0.6V电压叠加，当连接4个ADE芯片时叠加的信号达到2.5V左右SDI读出的数据变为0xFFFFFFFF。请教
2018-09-19 10:24
如题。查阅得知AD8421具有军工级标准的芯片提供，但是好像没有更进一步的描述，如何知道他适用的是哪一个标准？比如是883B或是38535这样的？
2018-11-05 09:48
同步，而且我希望能够实现任意输入次数的叠加，但是这个程序的叠加次数并不受输入次数的控制。之前上传的代码不完整，重新上传了源代码，但这个只是获取波形的程序，没有进行叠加，希望有
2019-11-21 17:29
如题，STM32F1，F4系列的芯片，如果最后的尾缀是6，或者7，他们的区别仅仅是在温度上吗？其实我要问的核心问题是，如果选择STM32F407VGT 这款芯片的话：1)性能最高的是7，而不是6吗？ 2)除了温度的区别，还有别的区别吗？3)这款
2018-10-25 08:43
AD8351在使用脉冲放大过程中，有时候出现输出叠加低配的干扰信号，此时测试共模输出引脚，发现不为1.65V（3.3V供电）？芯片可能并么有坏。
2018-08-06 08:20
三个正弦信号叠加问题如果三个信号发生器都是开着的状态，叠加没有出现问题关闭其中一个信号后 剩下的两个信号 叠加后的 信号变成0了这是为什么啊？
2013-05-29 16:19
关于视频字符叠加系统的探讨与分析
2021-06-04 06:52
在深入研究SQI PIO驱动程序的股票协调示例并将其应用到W25Q128FVWinbond芯片之前，是否有人愿意共享工作代码？谢谢，John Vickers
2020-04-20 10:45
ARM或专用芯片，实现将视频信号（NTSC:720*480 PAL:720*576）放大成1024*768。3、放大后的视频信号输入到FPGA或ARM或专用芯片，实现在放大的视频上叠加直线的功能。4
2011-06-09 22:34
ARM或专用芯片，实现将视频信号（NTSC:720*480 PAL:720*576）放大成1024*768。3、放大后的视频信号输入到FPGA或ARM或专用芯片，实现在放大的视频上叠加直线的功能。4
2011-06-09 22:32
