从你们的芯片手册中了解到，CPU可以由多个外部高性能时钟驱动，由一个寄存器来控制使用的是内部PLL_CLK还是外部晶振，默认是外部晶振。那么我如果不放外部晶振，并且希望使用内部
2023-03-08 08:26
从你们的芯片手册中了解到，CPU可以由多个外部高性能时钟驱动，由一个寄存器来控制使用的是内部PLL_CLK还是外部晶振，默认是外部晶振。那么我如果不放外部晶振，并且希望使用内部
2023-03-03 08:13
TL431做CPU的AD外部电压基准，和CPU自带的内部AD电压基准，哪个更好些？
2018-11-21 10:26
从你们的芯片手册中了解到，CPU可以由多个外部高性能时钟驱动，由一个寄存器来控制使用的是内部PLL_CLK还是外部晶振，默认是外部晶振。那么我如果不放外部晶振，并且希望使用内部
2023-02-10 07:10
从nano数据手册中的时钟控制框图没有发现cpu clk的设置，是不是nano的cpu时钟只支持内部hirc 12M或者外部hxt时钟源选项，不支持pll倍频输出的时钟
2023-08-25 07:25
CPU的 VRM /vdd/soc/sram/pll/vdd_io的上电顺序一般是啥样的，vrm是什么意思,
2017-12-08 10:19
M058S开发板，使用BSP例程，想测试一下内部时钟HIRC PLL 修改PLLCON_SETTINGCLK_PLLCON_50MHz_HIRC 屏蔽掉外部时钟使能，切换HCLK到PLL，时钟仍然是
2023-06-14 09:16
什么是PLL? PLL有什么作用？
2021-06-18 07:03
请教各位专家： 使用AD9364的FDD模式，将DATA_CLK送入FPGA的时钟输入引脚，用FPGA内部PLL进行倍频。 当AD9364处于ALERT状态时，FPGA内部PL
2018-08-20 07:20
刚收到新板，想问一下高手门，怎么才能测出CPU的速度？PLL位增设置后，怎么才能看到CPU在速度上的变化呢，我想就用一个IO取反（就一个死循环+IO取反），用示波器测吧，感觉IO速度都停留在
2020-07-22 23:54
