我在ZedBoard上运行Linaro Ubuntu OS。我的系统使用适当的FSBL和HDMI流以及UartLite IP进行启动。我试图使用mmap（）函数将UARTLite IP映射到用户空间
2020-04-16 10:07
嗨，我正在使用AXI-PCIe桥接IP与我的逻辑进行通信。我的poroject要求有128K内存。我不知道如何配置AXI BAR地址来扩展内存。我阅读了IP文档，但没有
2020-06-19 10:14
JetBot项目使用一个0.91英寸的一个OLED来显示系统的IP和内存信息？
2020-11-10 07:10
的方式来实现新修改的IP能够生效，但结果都是失败。不是直接导致了内存溢出，就是重启之后无法再联网。配合着使用过的函数有LAN8720_Init()、lwip_comm_init
2019-08-22 01:37
ip_addr netmask;struct ip_addr gw;/*调用LWIP初始化函数，初始化网络接口结构体链表、内存池、pbuf结构体*/lwip_init();#if LWIP_DHCP
2019-07-29 23:52
我想问一个我使用虚拟机linux 使用tftp配合uboot.bin 烧写uImage到内存中的开发板的ip宿主机linux的ip设置 tftp也设置好了 网线直连也好了就是烧写不成功 secureCRT 上面显示的
2014-08-01 22:19
在quartus2中创建了一个DDR2 控制器的ip核 ，但是在选择 DDR型号的时候，找不到我要用的DDR芯片信号 怎么办？选择了一个DDR芯片将它的行列bits数改了之后 发现 内存大小又不对 。求解答
2017-09-19 14:50
的硬件AXI核心对象“。为什么不仅仅”hw_axi_1“足够了？最后，我打算编写一个小脚本，通过JATG-to-AXI IP将模式写入AXI内存。数据将从文本文件中读取，然后写入内存。然后该脚本将读回
2020-05-20 09:11
我为结构数组分配内存，这是我的代码： size_t taskAmount; object *tasks = Parsejson(subbuff,sizeof(subbuff),&
2024-07-12 12:34
，它会抛出内存错误，如下所示。 vivado****** Vivado v2016.2（64位） **** SW Build 1577090 on Thu Jun 2 16:32:35 MDT
2020-05-20 15:24
