用3线—8线译码器74LS138和门电路设计1位二进制全减器，输入为被减数、减数和来自低位的借位；输出为两数之差和向高位的借位信号。
2017-10-31 17:15
半减器具有两个输入端（减数与被减数）及两个输出端（差数及借位数）的逻辑电路。
2024-02-19 10:25
