如何用74LS138和与门实现一位全减器，知识有限，求解答
2019-10-29 00:43
怎样做一个四位全减器啊
2015-05-30 21:50
给出1位全减器的Verilog描述。要求： (1) 首先设计1位半减器，然后用例化语句将它们连接起来，图3-32中h_suber是半减器，diff是输出差，s_out是借位输出，sub_in是借位输入。 (2) 以1位全减器为基本硬件，构成串行借位的8位减法器，
2013-10-08 19:59
本帖最后由 FEM炮。 于 2016-9-17 22:51 编辑 今天用3线-8线译码器74HC138和门电路设计了一个1位二进制全减器，输入为被减数M1，减数N1，来自低位的借位B1，输出
2016-09-17 22:51
写了个一位全减器，发现不管怎么写，时序电路仿真中的输出都出现延迟的现象，发现延迟在其他的点路都存在，暂时在数字电路书本中并没有找到合适的答案，有冒险竞争，但只能解释毛刺的现象，不知道有没有大神可以指点下，是什么根本原因造成了延迟，或者可不可以告诉下数字电路的哪个知识点讲到了
2016-11-05 23:28
逻辑功能。下面 举例说明在逻辑设计中的应用。?例1 用3-8线译码器T4138和适当的与非门实现全减器的功能。 解 全减器:能实现对被减数、减数及来自相邻低位的借位进行减法运算，产生相减得到的差及向
2011-05-18 09:50
集成门电路的连接问题 10．2 全减器的设计 10．3 交通控制器的设计 10．4 A／D与D／A应用电路 第11章 在自控原理中的应用举例 11．1 二阶电路分析 11．2 控制系统稳态误差
2012-07-20 09:45
他逻辑电路设计中举一反三是目的。利用文中提出的设计思路，同样可以设计全加器、全减器等其它组合逻辑电路，开阔组合逻辑电路设计的视野，培养创新思维能力，指导数字逻辑电路的设计与实验。
2011-11-07 16:13
：综上所述，选用5级级联的CIC滤波器后接一级ISOP滤波器，CIC采用5个6.144 MHz的积分器和5个工作在384 kHz的微分器通过流水线组成，积分器采用累加器实现，微分器采用全减器实现，中间
2009-10-23 10:26
