电子发烧友
4957次浏览
按照半加器和全加器的真值表写出输出端的逻辑表达式，对半加器，输出的进位端是量输入的“与”，输出的计算结果是量输入的异或；对全加器，也按照逻辑表达式做。
2023-06-25 17:38
用3线—8线译码器74LS138和门电路设计1位二进制全减器，输入为被减数、减数和来自低位的借位；输出为两数之差和向高位的借位信号。
2017-10-31 17:15
如何用74LS138和与门实现一位全减器，知识有限，求解答
2019-10-29 00:43
怎样做一个四位全减器啊
2015-05-30 21:50
2015-09-10 11:20
半减器具有两个输入端（减数与被减数）及两个输出端（差数及借位数）的逻辑电路。
2024-02-19 10:25
本帖最后由 FEM炮。 于 2016-9-17 22:51 编辑 今天用3线-8线译码器74HC138和门电路设计了一个1位二进制全减器，输入为被减数M1，减数N1，来自低位的借位B1，输出
2016-09-17 22:51
给出1位全减器的Verilog描述。要求： (1) 首先设计1位半减器，然后用例化语句将它们连接起来，图3-32中h_suber是半减器，diff是输出差，s_out是借位输出，sub_in是借位输入。 (2) 以1位全减器为基本硬件，构成串行借位的8位减法器，
2013-10-08 19:59
