嗨，我想知道是否有一个包含V5 LX所有引脚规格的文档。我没有考虑为任何LX50T定义的标准Pinout。我在谈论Xilinx用来连接电路板上所有外设的“自由”引脚，即引脚AH0-AH15连接到闪存的数据引脚......等等。有人知道吗？谢谢克里斯
2019-08-13 09:52
的Debug通知DATAASHUSER定义了基于TrangeServer的数据包，而不是一个连续流。谢谢-克里斯
2019-10-23 07:02
DC字符，但是现在在Kintex7数据表中，它消失了。我希望有一个像“树形结构”这样的文档，所以我不会在这么多文件中挣扎，特别是有些时候会改变。谢谢。克里斯
2020-07-16 09:53
嗨，我正在努力解决我们旧板之一的过时问题。 Xilinx器件已过时。我需要打开一个'Xilinx foundation F4.2i'项目'.pdf'文件。我在哪里可以下载安装文件？问候，克里斯N.
2020-05-22 15:21
时的工作状态。因此，第二次按下关闭LED约3秒，然后停留。什么时候应该关机。我现在不知道为什么，我希望有人会看到一个问题。请看一看。谢谢，克里斯。
2020-05-08 13:08
你好，我想知道如何将皮卡3连接到一个DSPIC33 EP128GM304设备上。PIKIT 3指南中提到的PIN名称ICSPLK、ICSPDAT、PGC和PGD不会出现在DaskHeET.PikIT 3指南中：设备数据表：谢谢，克里斯
2020-04-30 12:38
有一段时间，我不得不手动添加各种组件到LIB文件中，以便使项目正确编译。项目LIB文件夹为空。思想？克里斯跟踪文件2.Save1.Zip16.2 K 以上来自于百度翻译 以下为原文For some
2019-02-12 12:55
嗨，专家我以前在Windows下设计，最近我搬到了linux。是否有关于如何使用脚本运行ISE / VIVADO的指南，例如Perl的？谢谢。克里斯以上来自于谷歌翻译以下为原文Hi, experts
2019-02-19 10:59
生成的测试平台进行了模拟（之后添加了激励）。然后我将相同的VHDL代码转换为原理图符号，并像以前一样自动生成测试平台。结果大不相同，为什么？我附上了原始代码谢谢你的帮助。克里斯Master_State_Mach.vhd 12 KB
2019-10-24 09:42
”= PERIOD“Sysclk”16 ns HIGH 50％;OFFSET = IN 5 ns有效16 ns在“Sysclk”之前;我的问题是：Virtex5 FPGA如何通过路由资源，IDELAY或其他方式实现5 ns延迟？谢谢。克里斯
2020-06-13 19:23
